特許
J-GLOBAL ID：200903097322450396
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
山田 卓二
, 中野 晴夫
公報種別：公開公報
出願番号（国際出願番号）：特願2005-328541
公開番号（公開出願番号）：特開2007-134625
出願日： 2005年11月14日
公開日（公表日）： 2007年05月31日
要約：
【課題】ダイオードのVFは増大せず、リカバリー電流も小さくできる、IGBTとダイオードとを含む半導体装置を提供する。【解決手段】第1導電型の半導体基板と、半導体基板の第1主面側に形成された第1導電型の半導体層と、半導体層の第1主面側に形成され、半導体基板との間が半導体層により隔離された第2導電型のベース層と、第1主面からベース層を貫通して少なくとも半導体層に達するように形成された、1対の溝部と、溝部の内部に設けられた絶縁膜と、絶縁層を介して溝部内に形成されたゲート電極と、半導体基板の第2主面側に形成された第1導電型の半導体層および第2導電型の半導体層と、ベース層の第1主面側に溝部に沿って設けられたエミッタ領域とを含み、ベース層を流れる電流を制御するトランジスタと、ダイオードとを内蔵した半導体装置において、エミッタ領域が、1対の溝部に挟まれた領域のみに設けられる。【選択図】図1
請求項（抜粋）：
第1主面と第2主面とを有する、第1導電型の半導体基板と、
該半導体基板の第1主面側に形成された第1導電型の半導体層と、
該半導体層の第1主面側に形成され、該半導体基板との間が該半導体層により隔離された第2導電型のベース層と、
該第1主面から該ベース層を貫通して少なくとも該半導体層に達するように形成された、1対の溝部と、
該溝部の内部に設けられた絶縁膜と、該絶縁膜を介して該溝部内に形成されたゲート電極と、
該半導体基板の第2主面側に形成された第1導電型の半導体層および第2導電型の半導体層と、
該ベース層の第1主面側に該溝部に沿って設けられたエミッタ領域とを含み、
該ベース層を流れる電流を該ゲート電極で制御するトランジスタと、該半導体層と該ベース層からなるダイオードとを内蔵した半導体装置であって、
該エミッタ領域が、該1対の溝部に挟まれた領域のみに設けられたことを特徴とする半導体装置。
IPC (7件)：
H01L 29/739
, H01L 29/78
, H01L 27/04
, H01L 21/336
, H01L 21/823
, H01L 27/06
, H01L 29/861
H01L29/78 655F
, H01L29/78 653A
, H01L29/78 657A
, H01L29/78 658H
, H01L29/78 658A
, H01L29/78 658F
, H01L29/78 658G
, H01L27/06 102A
, H01L29/91 C
, H01L29/91 J
, H01L29/91 L
5F048AC01
, 5F048AC06
, 5F048AC10
, 5F048BA01
, 5F048BB19
, 5F048BC03
, 5F048BC12
, 5F048BD05
, 5F048BD07
, 5F048CB07
