特許
J-GLOBAL ID：201703017719832251
表示装置、及び電子機器
発明者：
出願人/特許権者：
代理人 (4件)：
渡辺 和昭
, 西田 圭介
, 仲井 智至
, 須澤 修
公報種別：特許公報
出願番号（国際出願番号）：特願2012-009706
公開番号（公開出願番号）：特開2013-148751
特許番号：特許第6102054号
出願日： 2012年01月20日
公開日（公表日）： 2013年08月01日
請求項（抜粋）：
【請求項1】 画素領域に形成される第1の画素及び第2の画素と、
画素領域を挟む位置に対向配置される第1の画素駆動回路及び第2の画素駆動回路とを含む表示装置であって、
前記第1の画素及び前記第2の画素の各々は、
第1の色成分のサブ画素、第2の色成分のサブ画素、及び第3の色成分のサブ画素を含み、
前記第1の画素駆動回路は、
前記第1の画素を構成する前記第1の色成分のサブ画素と、前記第2の画素を構成する前記第1の色成分のサブ画素及び前記第2の色成分のサブ画素とを駆動し、
前記第2の画素駆動回路は、
前記第1の画素を構成する前記第2の色成分のサブ画素及び前記第3の色成分のサブ画素と、前記第2の画素を構成する前記第3の色成分のサブ画素とを駆動し、
前記第1の画素駆動回路は、
所与の第1の取込クロックをシフトして第2の取込クロックを出力する第1のシフトレジスターと、
各々が、2M(Mは2以上の整数)ビットの画素データをラッチする第1のラッチ、第2のラッチ、及び第3のラッチと、
前記第1のラッチにラッチされた画素データに基づいて、前記第1の画素を構成する前記第1の色成分のサブ画素を駆動し、前記第2のラッチにラッチされた画素データに基づいて、前記第2の画素を構成する前記第2の色成分のサブ画素を駆動し、前記第3のラッチにラッチされた画素データに基づいて、前記第2の画素を構成する前記第1の色成分のサブ画素を駆動する第1の駆動部とを含み、
前記第1のラッチは、
前記第1の取込クロックに基づいて、前記第1の画素を構成する前記第1の色成分のサブ画素用の2Mビットの画素データをラッチし、
前記第2のラッチは、
前記第1の取込クロックに基づいて、前記第2の画素を構成する前記第2の色成分のサブ画素用のMビットの第1の画素データをラッチすると共に、前記第2の取込クロックに基づいて、前記第2の画素を構成する前記第2の色成分のサブ画素用のMビットの第2の画素データをラッチし、
前記第3のラッチは、
前記第2の取込クロックに基づいて、前記第2の画素を構成する前記第1の色成分のサブ画素用の2Mビットの画素データをラッチし、
前記第2の画素駆動回路は、
所与の第3の取込クロックをシフトして第4の取込クロックを出力する第2のシフトレジスターと、
各々が、2M(Mは2以上の整数)ビットの画素データをラッチする第4のラッチ、第5のラッチ、及び第6のラッチと、
前記第4のラッチにラッチされた画素データに基づいて、前記第1の画素を構成する前記第3の色成分のサブ画素を駆動し、前記第5のラッチにラッチされた画素データに基づいて、前記第1の画素を構成する前記第2の色成分のサブ画素を駆動し、前記第6のラッチにラッチされた画素データに基づいて、前記第2の画素を構成する前記第3の色成分のサブ画素を駆動する第2の駆動部とを含み、
前記第4のラッチは、
前記第3の取込クロックに基づいて、前記第1の画素を構成する前記第3の色成分のサブ画素用の2Mビットの画素データをラッチし、
前記第5のラッチは、
前記第3の取込クロックに基づいて、前記第1の画素を構成する前記第2の色成分のサブ画素用のMビットの第1の画素データをラッチすると共に、前記第4の取込クロックに基づいて、前記第1の画素を構成する前記第2の色成分のサブ画素用のMビットの第2の画素データをラッチし、
前記第6のラッチは、
前記第4の取込クロックに基づいて、前記第2の画素を構成する前記第3の色成分のサブ画素用の2Mビットの画素データをラッチすることを特徴とする表示装置。
IPC (2件)：
G09G 3/3275 ( 201 6.01)
, G09G 3/20 ( 200 6.01)
G09G 3/327
, G09G 3/20 611 H
, G09G 3/20 621 M
, G09G 3/20 623 A
, G09G 3/20 623 G
, G09G 3/20 623 R
, G09G 3/20 623 V
, G09G 3/20 623 W
, G09G 3/20 642 A
, G09G 3/20 680 G
