特許
J-GLOBAL ID：201703019238567891

半導体装置の製造方法、基板処理装置およびプログラム

発明者：
芦原 洋司

芦原 洋司 について

, 
竹田 剛

竹田 剛 について

, 
大橋 直史

大橋 直史 について

, 
菊池 俊之

菊池 俊之 について


出願人/特許権者：
株式会社日立国際電気

株式会社日立国際電気 について


公報種別：公開公報
出願番号（国際出願番号）：特願2016-068139
公開番号（公開出願番号）：特開2017-183489
出願日： 2016年03月30日
公開日（公表日）： 2017年10月05日
要約：
【課題】エアギャップが形成された半導体装置において、良好な特性を実現可能とする技術を提供する。【解決手段】上記課題を解決するために、第一の層間絶縁膜と、前記第一の層間絶縁膜上に形成され、配線として用いられる複数の銅含有膜と、前記銅含有膜間を絶縁する配線間絶縁膜と、前記複数の銅含有膜の間に設けられた空隙とを有する第一の配線層と、前記銅含有膜上面の一部の面上に形成され、前記銅含有膜の成分の拡散を抑制するよう構成される第一の拡散防止膜と、を有する基板を処理室に搬入する工程と、前記銅含有膜上のうち前記第一の拡散防止膜が形成されていない他部の面上に、前記銅含有膜の成分の拡散を抑制するよう構成される第二の拡散防止膜を形成する工程とを有する技術を提供する。【選択図】図1
請求項（抜粋）：
第一の層間絶縁膜と、前記第一の層間絶縁膜上に形成され、配線として用いられる複数の銅含有膜と、前記銅含有膜間を絶縁する配線間絶縁膜と、前記複数の銅含有膜の間に設けられた空隙とを有する第一の配線層と、 前記銅含有膜上面の一部の面上に形成され、前記銅含有膜の成分の拡散を抑制するよう構成される第一の拡散防止膜と、 を有する基板を処理室に搬入する工程と、 前記銅含有膜上のうち前記第一の拡散防止膜が形成されていない他部の面上に、前記銅含有膜の成分の拡散を抑制するよう構成される第二の拡散防止膜を形成する工程と、 を有する半導体装置の製造方法。
IPC (3件)：
H01L 23/532 ,  H01L 21/768 ,  H01L 21/205
FI (2件)：
H01L21/90 N ,  H01L21/205
Fターム (62件)：
5F033HH11 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH32 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033PP04 ,  5F033PP07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ15 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ78 ,  5F033QQ94 ,  5F033QQ98 ,  5F033RR01 ,  5F033RR08 ,  5F033RR29 ,  5F033RR30 ,  5F033SS02 ,  5F033SS11 ,  5F033XX15 ,  5F033XX24 ,  5F033XX28 ,  5F045AA01 ,  5F045AA03 ,  5F045AA06 ,  5F045AB02 ,  5F045AB40 ,  5F045AC01 ,  5F045AC02 ,  5F045AC12 ,  5F045AC14 ,  5F045AC15 ,  5F045AC16 ,  5F045AC17 ,  5F045AD04 ,  5F045AD05 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AD12 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AF10 ,  5F045BB14 ,  5F045CB10 ,  5F045DB02 ,  5F045DP03 ,  5F045DQ10 ,  5F045EF05 ,  5F045EK07 ,  5F045HA13 ,  5F045HA16
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM