特許
J-GLOBAL ID：201703019333247390
レイアウトパターンの補正方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
土井 健二
, 林 恒徳
公報種別：特許公報
出願番号（国際出願番号）：特願2012-242617
公開番号（公開出願番号）：特開2014-092655
特許番号：特許第6107059号
出願日： 2012年11月02日
公開日（公表日）： 2014年05月19日
請求項（抜粋）：
【請求項1】 集積回路のレイアウトパターンから機能ブロックに対応する機能ブロック領域を検出する工程と、
前記機能ブロック領域のパターン密度に基づいて、前記機能ブロック領域を分割するサイズを決定する工程と、
前記機能ブロック領域を、決定された前記サイズに分割して単位エリアを生成する工程と、
前記単位エリアをコンピュータにOPC処理させる工程と
を有するレイアウトパターンの補正方法。
IPC (2件)：
G03F 1/36 ( 201 2.01)
, H01L 21/82 ( 200 6.01)
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
