特許
J-GLOBAL ID:201703019400629073

ドライバ回路

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人 谷・阿部特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-089947
公開番号(公開出願番号):特開2017-200074
出願日: 2016年04月27日
公開日(公表日): 2017年11月02日
要約:
【課題】ドライバ回路において、信号レベルを変換する際に生じるジッタを抑制する。【解決手段】差動入力信号を増幅するプリアンプと、信号レベルシフトを行うための2つの容量および信号を保持するためのラッチを介して、前記プリアンプに接続された2つの出力バッファとを含み、前記差動入力信号をそれぞれ2つの異なるレベルに変換して出力するドライバ回路において、前記ラッチは、前記2つの容量の間に、出力にスイッチが直列に接続されたインバータ回路が2組挿入され、それぞれの組が逆方向に接続され、前記差動入力信号のデータ遷移に応じて前記スイッチが制御される。【選択図】図5
請求項(抜粋):
差動入力信号を増幅するプリアンプと、信号レベルシフトを行うための2つの容量および信号を保持するためのラッチを介して、前記プリアンプに接続された2つの出力バッファとを含み、前記差動入力信号をそれぞれ2つの異なるレベルに変換して出力するドライバ回路において、 前記ラッチは、前記2つの容量の間に、出力にスイッチが直列に接続されたインバータ回路が2組挿入され、それぞれの組が逆方向に接続され、前記差動入力信号のデータ遷移に応じて前記スイッチが制御されることを特徴とするドライバ回路。
IPC (2件):
H03K 5/125 ,  H03K 3/356
FI (2件):
H03K5/01 D ,  H03K3/356 E
Fターム (2件):
5J034AB06 ,  5J034DB08
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る