特許
J-GLOBAL ID：201703020925197997

導電パターンの形成方法および電子デバイスの製造方法

発明者：
高武 正義

高武 正義 について

, 
牛島 洋史

牛島 洋史 について

, 
野村 健一

野村 健一 について

, 
日下 靖之

日下 靖之 について


出願人/特許権者：
DIC株式会社

DIC株式会社 について

, 
国立研究開発法人産業技術総合研究所

国立研究開発法人産業技術総合研究所 について


代理人 (2件)： 棚井 澄雄 ,  五十嵐 光永
公報種別：公開公報
出願番号（国際出願番号）：特願2016-097759
公開番号（公開出願番号）：特開2017-208372
出願日： 2016年05月16日
公開日（公表日）： 2017年11月24日
要約：
【課題】バルク金属と同等の導電性を有する導電パターンを、フォトリソ法を用いる場合よりも容易かつ低コストで形成することを可能とする、導電パターンの形成方法および電子デバイスの製造方法を提供する。【解決手段】本発明の導電パターンの形成方法は、基材10の表面10aに、印刷法を用いて、厚さ方向に貫通する凹部11aを有する形状にパターニングされたバンクパターン層11を形成する工程と、凹部11aに、メッキ法を用いて導電膜13を形成する工程と、を有することを特徴とする。【選択図】図1
請求項（抜粋）：
基材の表面に、印刷法を用いて、厚さ方向に貫通する凹部を有する形状にパターニングされたバンクパターン層を形成する工程と、前記凹部に、メッキ法を用いて導電膜を形成する工程と、を有することを特徴とする導電パターンの形成方法。
IPC (2件)：
H05K 3/18 ,  C23C 18/18
FI (4件)：
H05K3/18 D ,  C23C18/18 ,  H05K3/18 B ,  H05K3/18 E
Fターム (27件)：
4K022AA02 ,  4K022AA03 ,  4K022AA12 ,  4K022AA15 ,  4K022AA16 ,  4K022AA20 ,  4K022BA08 ,  4K022BA35 ,  4K022CA04 ,  4K022CA06 ,  4K022CA08 ,  4K022CA09 ,  4K022DA01 ,  5E343BB23 ,  5E343BB24 ,  5E343BB25 ,  5E343BB44 ,  5E343BB71 ,  5E343CC61 ,  5E343CC72 ,  5E343DD33 ,  5E343EE36 ,  5E343ER02 ,  5E343ER04 ,  5E343ER05 ,  5E343ER13 ,  5E343GG08
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM