特許
J-GLOBAL ID：201703020984527631

データ処理装置及びクロック供給方法

発明者：
横田 勝弘

横田 勝弘 について


出願人/特許権者：
株式会社PFU

株式会社PFU について


代理人 (4件)： 青木 篤 ,  鶴田 準一 ,  南山 知広 ,  小林 龍
公報種別：特許公報
出願番号（国際出願番号）：特願2013-055611
公開番号（公開出願番号）：特開2014-182510
特許番号：特許第6141062号
出願日： 2013年03月18日
公開日（公表日）： 2014年09月29日
請求項（抜粋）：
【請求項1】 メモリと、 第1の複数の異なるパイプラインステージにおいて各パイプラインステージに入力されたデータをそれぞれ処理する複数の第1処理部を有し、前記複数の第1処理部により処理されたデータを前記メモリに書き込む第1パイプライン処理部と、 第2の複数の異なるパイプラインステージにおいて各パイプラインステージに入力されたデータをそれぞれ処理する複数の第2処理部を有し、前記第1パイプライン処理部により処理されて前記メモリに書き込まれたデータを読み出す第2パイプライン処理部と、 前記第1パイプライン処理部及び前記第2パイプライン処理部の処理部毎に、各処理部に入力されるデータを選択するための入力セレクタ、及び、各処理部から出力されるデータの出力先を選択するための出力セレクタを含む選択部と、 前記選択部による選択状態を変更することにより、前記第1パイプライン処理部及び前記第2パイプライン処理部の各処理部による処理順序を制御する制御部と、 有効データが入力される前記第1パイプライン処理部及び前記第2パイプライン処理部の前記各処理部にクロックを供給し、有効データが入力されない前記第1パイプライン処理部及び前記第2パイプライン処理部の前記各処理部へのクロック供給を停止するクロック制御部と、を備え、 前記クロック制御部は、前記第2パイプライン処理部による前記メモリ内の読出アドレスからのデータの読み出し時に、前記第2パイプライン処理部が読み出すべきデータが前記第1パイプライン処理部により前記読出アドレスに書き込まれていない場合、前記第2パイプライン処理部の前記複数の第2処理部へのクロック供給をデータが処理される順番に従って停止し、前記第1パイプライン処理部による前記メモリ内の書込アドレスへのデータの書き込み時に、前記第1パイプライン処理部により前記書込アドレスへ過去に書き込まれていたデータが前記第2パイプライン処理部により読み出されていない場合、前記第1パイプライン処理部の前記複数の第1処理部へのクロック供給を一斉に停止する、 ことを特徴とするデータ処理装置。
IPC (3件)：
G06F 1/20 ( 200 6.01) ,  G06F 1/32 ( 200 6.01) ,  G06T 1/20 ( 200 6.01)
FI (3件)：
G06F 1/20 C ,  G06F 1/32 Z ,  G06T 1/20 C
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM