文献

J-GLOBAL ID：201802210321687988   整理番号：18A0187839

Gaussドーピングを用いたヘテロ接合二重ゲートドレイン重複TFETの性能改善【Powered by NICT】

Performance improvement of heterojunction double gate drain overlapped TFET using Gaussian doping

著者 (5件)： Gupta Sarthak (Nanoelectronics and VLSI Lab, Indian Institute of Information Technology, Design and Manufacturing Jabalpur, India) ,  Nigam Kaushal (Nanoelectronics and VLSI Lab, Indian Institute of Information Technology, Design and Manufacturing Jabalpur, India) ,  Pandey Sunil (Nanoelectronics and VLSI Lab, Indian Institute of Information Technology, Design and Manufacturing Jabalpur, India) ,  Sharma Dheeraj (Nanoelectronics and VLSI Lab, Indian Institute of Information Technology, Design and Manufacturing Jabalpur, India) ,  Kondekar P N (Nanoelectronics and VLSI Lab, Indian Institute of Information Technology, Design and Manufacturing Jabalpur, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： E3S  ページ： 1-3  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,初めて,ドレイン側のGaussをドープしたドレイントンネルFET(HP DGODTFET)上の二重ゲート重複ドープしたGe/Siヘテロ接合ポケットは低電力および高周波数応用のために研究した。提案したデバイスは,(10~14)の順に高くI_on Hoff比,急峻なサブしきい値スイング(14mV/decade)と低バンドギャップ材料を用いたより良いアナログ/RF性能指標を提供する。さらに,伝達特性の項におけるドレイン側のGaussをドープしたドレインTFET(HP DGODTFET)でオーバラップしたポケットドープ二重ゲートTFET(P DGTFET),ヘテロ接合均一ドープした二重ゲート重複上のドレインTFET(H DGODTFET),とヘテロ接合ポケットドープ二重ゲートのためのDC,アナログ/RF性能パラメータ,相互コンダクタンス(g_m),ゲートソース静電容量(C_gs),ゲートドレインキャパシタンス(C_gd),カットオフ周波数(f_T)を解析した。すべての可能なデバイスのための全てのシミュレーションはATLASデバイスシミュレータの助けを借りて行った。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： アナログ系 ,  *ヘテロ接合 ,  HF【周波数】 ,  静電容量 ,  相互コンダクタンス ,  *ドーピング ,  遮断周波数 ,  バンドギャップ
準シソーラス用語： デバイスシミュレータ ,  オーバラップ ,  伝達特性 ,  サブ閾値スイング ,  低電力化 ,  *トンネル電界効果トランジスタ ,  *二重ゲート , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： ドーピング ,  ヘテロ接合 ,  二重ゲート ,  ドレイン ,  TFET ,  性能改善