文献

J-GLOBAL ID：201802210705757087   整理番号：18A0200909

低損失はんだマスクを用いたマイクロストリップ信号完全性の向上【Powered by NICT】

Microstrip signal integrity enhancement by using low-loss solder mask

著者 (4件)： Hsu Jimmy (Intel Microelectronics Asia LLC, Taiwan Branch, 20F, #369, Sec. 7, Zhong-Xiao E. Rd., Nan-Gang District, Taipei, Taiwan (R.O.C.) 11561) ,  Su Thonas (Intel Microelectronics Asia LLC, Taiwan Branch, 20F, #369, Sec. 7, Zhong-Xiao E. Rd., Nan-Gang District, Taipei, Taiwan (R.O.C.) 11561) ,  Ye Xiaoning (Intel Microelectronics Asia LLC, Taiwan Branch, 20F, #369, Sec. 7, Zhong-Xiao E. Rd., Nan-Gang District, Taipei, Taiwan (R.O.C.) 11561) ,  Lin Cucumber (Intel Microelectronics Asia LLC, Taiwan Branch, 20F, #369, Sec. 7, Zhong-Xiao E. Rd., Nan-Gang District, Taipei, Taiwan (R.O.C.) 11561)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IMPACT  ページ： 122-125  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プリント回路基板(PCB)におけるマイクロストリップ設計は潜在的高挿入損失や高いクロストーク,ストリップ線路に比べて問題がある。マイクロストリップの損失は高速応用のための重要な限定因子である。本論文では,新しいタイプの低い損失係数(DF)とはんだマスク材料のマイクロストリップの設計に適用し,通常のはんだマスクの代わりに提案した。低損失はんだマスクを用いて提案した方法は,10%以上をマイクロストリップ信号完全性を改善することができる。設計者はより多くの設計柔軟性を持つ低損失と外層を使用することができる。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *はんだ ,  高速度 ,  ストリップ線路 ,  挿入損 ,  *マイクロストリップ線路 ,  クロストーク ,  プリント基板 ,  柔軟性
準シソーラス用語： 損失係数 ,  *信号完全性 , 【Automatic Indexing@JST】

分類 (1件)： プリント回路  (NA05040O)

タイトルに関連する用語 (5件)： 低損失 ,  はんだ ,  マスク ,  マイクロストリップ ,  信号完全性