文献

J-GLOBAL ID：201802213684578765   整理番号：18A0656543

FPGAコンピューティングの信頼性を考慮したツリーベースのチェックポイントアーキテクチャ

A Tree-Based Checkpointing Architecture for the Dependability of FPGA Computing

著者 (4件)： VU Hoang-Gia (Nara Institute of Science and Technology) ,  TAKAMAEDA-YAMAZAKI Shinya (Hokkaido University) ,  NAKADA Takashi (Nara Institute of Science and Technology) ,  NAKASHIMA Yasuhiko (Nara Institute of Science and Technology)
資料名： IEICE Transactions on Information and Systems (Web)  (IEICE Transactions on Information and Systems (Web))
巻： E101.D  号： 2  ページ： 288-302(J-STAGE)  発行年： 2018年 
JST資料番号： U0469A  ISSN： 1745-1361  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 近年のFPGAは,長時間実行されるアプリケーションのアクセラレータとしてコンピューティングシステムに統合されている。この統合は,コンピューティングシステムのフォールトトレランスに大きな圧力をかけ,信頼性の要件が不可欠になる。CPUベースのシステムの場合と同様に,チェックポイント/再起動技術もFPGAベースのコンピューティングの信頼性向上に期待されている。この状況においては,FPGAのチェックポイントと再起動の方法,このチェックポイント/再起動モデルがコンピューティングシステム全体のチェックポイント/再起動モデルと共にうまく動作する方法,ソフトウェアツールによるモデル構築法の,3つの問題が発生する。本稿では,まず,新しいチェックポイント/再起動アーキテクチャと,FPGA上のチェックポイントメカニズムを紹介する。次に,FPGAと他のコンピューティングシステムの一貫したスナップショットをキャプチャする方法を提案する。第3に,筆者らはパフォーマンスの低下を減らすためにチェックポイント処理のための ”きめ細かい”管理を提供する。ホストCPUについては,FPGA上のチェックポイント/再起動プロシージャを管理するAPI関数を含むスタックも提供する。第4に,チェックポイントのインフラストラクチャを挿入するPythonベースのツールを紹介する。実験結果では,LUTのオーバーヘッドが17.98%(Dijkstra)から160.67%(Matrix Multiplication)まで変化する間,チェックポイントアーキテクチャでは,最大クロック周波数の10%以下の低下が発生し,チェックポイントのレイテンシとメモリフットプリントが小さく,電力消費がわずかに増加する事を示した。(翻訳著者抄録)

シソーラス用語： *FPGA ,  *計算 ,  *信頼性 ,  *ツリー構造 ,  *インテグリティ ,  フォールトトレランス ,  始動 ,  支援プログラム ,  モデリング ,  データ収集 ,  技術 ,  オブジェクト指向言語 ,  *計算機アーキテクチャ ,  中央処理装置 ,  システムインタフェイス ,  待ち時間 ,  電力消費 ,  範囲
準シソーラス用語： API【計算機】 ,  Python ,  キャプチャ技術 ,  スナップショット ,  *チェックポイント ,  フットプリント ,  再起動

著者キーワード (4件)： チェックポインティング ,  FPGA ,  信頼性 ,  ツリーに基づく

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  集積回路一般  (NC03161C)

引用文献 (22件)：

• [1] B. Schroeder and G.A. Gibson, “A Large-Scale Study of Failures in High-Performance Computing Systems,” IEEE Trans. Dependable and Secure Comput., vol.7, no.4, pp.337-350, Oct-Dec. 2010. 10.1109/tdsc.2009.4
• [2] F. Cappello, A. Geist, W. Gropp, S. Kale, B. Kramer, and M. Snir, “Toward Exascale Resillience-2014 Update,” J. Supercomputing Frontiers and Innovations, vol.1, no.1, 2014. 10.14529/jsfi140101
• [3] D. Koch, C. Haubelt, and J. Teich, “Efficient Hardware Checkpointing-Concepts, Overhead Analysis, and Implementation,” FPGA'07, pp.188-196, Feb. 18-20, 2007. 10.1145/1216919.1216950
• [4] H. Kalte and M. Porrmann, “Context Saving and Restoring for Multitasking in Reconfigurable Systems,” International Conference on Field Programmable Logic and Applications, pp.223-228, 2005. 10.1109/fpl.2005.1515726
• [5] I.H. Simmler, L. Levinson, and R. Männer, “Multitasking on FPGA Coprocessors,” Proc. 10rd International Conference on Field Programmable Logic and Application (FPL'00), vol.1896, pp.121-130, 2000. 10.1007/3-540-44614-1_13

タイトルに関連する用語 (4件)： FPGA ,  コンピューティング ,  チェックポイント ,  アーキテクチャ