文献
J-GLOBAL ID:201802213798733050   整理番号:18A0521799

ナノメートルICのための高速故障検出のためのエレクトロマイグレーション老化を加速【Powered by NICT】

Accelerating electromigration aging for fast failure detection for nanometer ICs
著者 (4件):
資料名:
巻: 2018  号: ASP-DAC  ページ: 623-630  発行年: 2018年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
今日および将来のサブ10nm ICにおけるデュアルダマシン銅相互接続におけるエレクトロマイグレーション(EM)誘起故障の実用的試験と検出のために,一つの重要な問題は,応力条件を作り出すかにあるチップは非常に短い時間内でEM下で排他的に失敗するであろうようにEM署名と検証を効率的に行うことができるようにした。本研究では,実用的なVLSIチップのための新しいEM摩耗加速法を提案した。最初に,最近提案された三相物理ベースEMモデルをレビューし,EM加齢過程に寄与する重要な因子を議論する。は一般的なマルチセグメント相互接続線のボイドの飽和量の高速推定,EM死亡率チェックに重要なに対する新しい公式を提案した。EM故障過程を加速する二つの戦略を調べる:貯留層増強加速と温度加速。まず,貯留層構造とそのストレス電流を持つ多セグメント相互接続は,EM摩耗プロセスを有意に利用できることを示した。このような構成可能リザーバに基づくワイヤは非常に柔軟でいくつかの経路選定資源のコストで種々のEM加速度を達成することができる。さらに,温度増加により達成できる更に加速することを示した。平均して,10%が10x摩耗加速約温度収率で増加した。しかし,実際のVLSIチップは,EMの下で故障しただけで,他の信頼性効果によるものではないチップを確実にするために厳密に強制しなければならない温度限界を持っているので,純粋な温度ベース加速は不可能である。本研究では,二種類の加速法を組み合わせることにより実現可能な運転領域内にとどまるが,有意に高い加速をうることが可能であることを示した。実験結果は,温度と貯留層加速度を組み合わせることにより,著者らは150~°Cの温度限界は,典型的なナノメータCMOS ICの実用的なEM試験のための十分な下で数時間(約10~5加速度)までの10年間のチップのEM寿命を低減できることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
固体デバイス製造技術一般  ,  半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る