文献

J-GLOBAL ID：201802214904987501   整理番号：18A2096709

Work-in-Progress Winonn 高速Winogradアルゴリズムを用いたFPGAに基づく神経回路網加速器の最適化【JST・京大機械翻訳】

Work-in-Progress: WinoNN: Optimising FPGA-based Neural Network Accelerators using Fast Winograd Algorithm

著者 (3件)： Wang Xuan (School of Computer Science and Technology, University of Science and Technology of China, Hefei, China) ,  Wang Chao (School of Computer Science and Technology, University of Science and Technology of China, Hefei, China) ,  Zhou Xuehai (School of Computer Science and Technology, University of Science and Technology of China, Hefei, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CODES+ISSS  ページ： 1-2  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文において,著者らは,FPGAベースのニューラルネットワーク加速器を最適化するために高速Winogradアルゴリズムを利用するWinoNNを提示した。特に,Winogradアルゴリズムは,FPGAの資源占有を効果的に減少させ,また,システムの高速化,特に埋め込まれたモバイルデバイスに対して,効果的に,システムの高速化を促進する。本論文の主な貢献は,単一チャネル畳込みモジュールの実装,多チャネル畳込みモジュールの実装,FPGAハードウェアプラットフォーム上の配置と性能試験を含んでいる。著者らは,事例研究としてLeNet-5を用いて,WinoNNの性能が一般的ARM Cortex Aシリーズプロセッサより著しく優れていることを実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 高速化 ,  *加速器 ,  畳込み ,  *アルゴリズム ,  ニューラルネットワーク ,  *神経回路網 ,  事例研究 ,  *最適化 ,  *高速度 ,  チャネル ,  性能試験 ,  演算プロセッサ ,  *FPGA
準シソーラス用語： マルチチャネル ,  モバイルデバイス , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： PROGRESS ,  アルゴリズム ,  FPGA ,  神経回路網 ,  加速器 ,  最適化