文献

J-GLOBAL ID：201802215653582879   整理番号：18A0726149

神経記録システムのためのディジタル較正インピーダンスブースタ回路【JST・京大機械翻訳】

A digitally calibrated impedance booster circuit for neural recording systems

著者 (3件)： Fathy Nader Sherif Kassem (Design to Silicon Division, Mentor Graphics, A Siemens Business) ,  El-Nozahi Mohamed (Electronics and Communication Department, Ain Shams University, Cairo, Egypt) ,  Hegazi Emad (Electronics and Communication Department, Ain Shams University, Cairo, Egypt)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： BioCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ac結合ニューラル増幅器の入力インピーダンスを改善するために,負インピーダンス変換器(NIC)に基づくオンチップディジタル較正インピーダンスブースト技術を示した。この技術は,ニューラル増幅器の入力インピーダンスを測定し,それをNICのインピーダンスに動的に整合させるインピーダンスセンサ回路に依存する。シミュレーション結果は,ブースト入力インピーダンスが100Hzで80GOよりはるかに高いことを示した。加えて,ブースティング技術は,ノイズに及ぼす最小の影響を持った。入力参照パワースペクトル密度(PSD)雑音は,0.2Hz~100Hzの帯域幅で66nV/Hzである。130nm CMOS技術で設計された全体のニューラル増幅器とNICは,1V電源で14.8μAを消費する。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： *ディジタル方式 ,  入力インピーダンス ,  インピーダンス変換器 ,  パワースペクトル密度 ,  増幅器 ,  帯域幅 ,  *インピーダンス ,  雑音 ,  シミュレーション ,  CMOS
準シソーラス用語： ブースティング ,  *神経記録法 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (5件)： 神経記録 ,  ディジタル ,  較正 ,  インピーダンス ,  ブースタ