文献

J-GLOBAL ID：201802221090492847   整理番号：18A0630483

PLASプロセス用いたBG poly-Si TFTのオフ電流抑制

著者 (7件)： 餅井亮介 (奈良先端科学技術大学院大) ,  藤井茉美 (奈良先端科学技術大学院大) ,  石河泰明 (奈良先端科学技術大学院大) ,  菅原祐太 (堺ディスプレイプロダクト) ,  野寺伸武 (堺ディスプレイプロダクト) ,  松本隆夫 (堺ディスプレイプロダクト) ,  浦岡行治 (奈良先端科学技術大学院大)
資料名： 応用物理学会春季学術講演会講演予稿集(CD-ROM)  (Extended Abstracts. JSAP Spring Meeting (CD-ROM))
巻： 65th  ページ： ROMBUNNO.17a-C101-5  発行年： 2018年03月05日 
JST資料番号： Y0054B  ISSN： 2436-7613  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *薄膜トランジスタ ,  *ポリシリコン ,  *レーザアニーリング ,  結晶化 ,  生産プロセス ,  アモルファスシリコン ,  暗電流 ,  雑音発生防止 ,  チャネル ,  電流電圧特性 ,  電位分布 ,  電界強度

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： プロセス ,  Si ,  TFT