逐次3D  先進半導体スケーリングのための鍵となる統合挑戦と機会【JST・京大機械翻訳】

Vandooren A.; Witters L.; Franco J.; Mallik A.; Parvais B.; Wu Z.; Walke A.; Deshpande V.; Rosseel E.; Hikavyy A.; Li W.; Peng L.; Rassoul N.; Jamieson G.; Inoue F.; Verbinnen G.; Devriendt K.; Teugels L.; Heylen N.; Vecchio E.; Zheng T.; Waldron N.; De Heyn V.; Mocuta D.; Collaert N.

文献

J-GLOBAL ID：201802221606714361 整理番号：18A1258606

逐次3D 先進半導体スケーリングのための鍵となる統合挑戦と機会【JST・京大機械翻訳】

Sequential 3D: Key integration challenges and opportunities for advanced semiconductor scaling

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=18A1258606&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=18A1258606&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (25件)： , , , , , , , , , , , , , , , , , , , , , , , ,
資料名：
巻： 2018 号： ICICDT ページ： 145-148 発行年： 2018年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

本論文では,3D逐次デバイス積層に関する最近の進歩をレビューし,主な統合課題と可能な技術的解決策を強調した。次に,トランジスタレベル,CMOSレベルおよびハイブリッド回路における3D逐次積層の潜在的利点を調べた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

, ,

固体デバイス製造技術一般 , 集積回路一般 , 半導体集積回路 , プリント回路

, , , ,

前のページに戻る