文献

J-GLOBAL ID：201802224082670827   整理番号：18A0199738

神経形態学的CMOS回路におけるSTDPに基づく学習ルールの実装【Powered by NICT】

Implementation of STDP based learning rule in neuromorphic CMOS circuits

著者 (5件)： Srinidhi P. J. (Department of ECE, REVA I.T.M., Bengaluru-64) ,  Yashaswini T. R. (Department of ECE, REVA I.T.M., Bengaluru-64) ,  Uttunga N. (Department of ECE, REVA I.T.M., Bengaluru-64) ,  Ali Syed Aslam (Department of ECE, REVA I.T.M., Bengaluru-64) ,  Ahmed Mohammed Riyaz (School of ECE, REVA University, Bengaluru, India 560064)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICICCS  ページ： 1105-1110  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 脳の組織化原理に触発された回路は,現代のBoole CMOS計算よりもより速く,よりエネルギー効率的であることが証明された。研究は,現在のCMOS技術の限界のほとんどは建築差に起因することを明らかにした。神経形態学的工学はそのような一つの代替的アプローチ,カスタムVLSI回路(そのサブスレッショルド領域動作は,神経挙動に類似している)を用いた脳の発火ベース計算を再現することを目的としたものである。ここでは,感覚系の基本機能を模倣する神経回路とシステムの開発を目指している。入力刺激の検出と形質転換のような早期感覚処理の実装から出発して,ゆっくり感覚セグメンテーションのための神経回路網(ニューラル振動子)の導入に伴う認知処理地域に移動し,最終的に種々の感覚機能の基本である学習を示すニューラルモデルを実現する。学習はスパイクタイミング依存可塑性(STDP)によって支配される。システムの運転を,理論解析,数値シミュレーションと回路シミュレーションにより検討した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： セグメンテーション ,  振動子 ,  回路シミュレーション ,  神経回路網 ,  エネルギー効率 ,  *CMOS ,  シミュレーション
準シソーラス用語： 数値シミュレーション ,  神経回路網モデル ,  *神経 ,  サブ閾値 ,  CMOS技術 ,  *学習則 ,  *スパイクタイミング依存シナプス可塑性 ,  *CMOS集積回路 ,  *神経形態学 , 【Automatic Indexing@JST】

分類 (2件)： ニューロコンピュータ  (JC06010Q) ,  脳・神経系モデル  (EL02050C)

タイトルに関連する用語 (5件)： 神経形態学 ,  CMOS回路 ,  STDP ,  学習ルール ,  実装