文献

J-GLOBAL ID：201802224725193330   整理番号：18A2040743

CMOS/ReRAMプログラマブル論理回路のための新しいスキャンイン方式【JST・京大機械翻訳】

A Novel Scan-In Scheme for CMOS/ReRAM Programmable Logic Circuits

著者 (3件)： Adnan Md Musabbir (University of Tennesse Knoxville, Department of Electrical Engineering & Computer Science, Knoxville,Tennessee, 37996) ,  Amer Sherif (University of Tennesse Knoxville, Department of Electrical Engineering & Computer Science, Knoxville,Tennessee, 37996) ,  Rose Garrett S. (University of Tennesse Knoxville, Department of Electrical Engineering & Computer Science, Knoxville,Tennessee, 37996)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISCAS  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 抵抗RAM(ReRAM)デバイスは,低電力,高速で信頼性のあるナノ電子メモリ素子であり,神経形態ハードウェアとメモリ設計の両方において重要であることが証明されている。それらの効用にもかかわらず,それらがシステムに使用できる前に,これらのデバイスを形成しプログラミングすることに挑戦が残っている。本論文では,CMOSとReRAMメモリ素子の両方をプログラミングするためのスキャン手法の概要に加えて,同じ回路にプログラミング技術を組み込んだ成形回路を構築した。提案した方式は,メモリ要素をプログラムするためにビットシーケンスを連続的にスキャンするために単一入力ピンを利用し,ディジタル制御回路を活用する。提案されたプロトコルは,スパイキングニューラルネットワークを実装するためにシナプス特性を構成するために神経形態システムに適用される。最後に,成形電圧の低減の必要性を,スペクトルシミュレーションからの電力散逸データを用いて強調した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶素子 ,  記憶装置 ,  高速度 ,  シナプス ,  電圧 ,  信頼性 ,  ハードウェア ,  *走査 ,  ディジタル制御 ,  *論理回路 ,  *CMOS
準シソーラス用語： スパイキングニューラルネットワーク ,  神経 ,  低電力化 ,  *ReRAM , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： CMOS ,  ReRAM ,  論理回路