文献

J-GLOBAL ID：201802224782614670   整理番号：18A2036638

進行中の作業:タグキャッシュにおけるラインロックを利用したDRAMキャッシュアクセス最適化【JST・京大機械翻訳】

Work-in-Progress: DRAM Cache Access Optimization leveraging Line Locking in Tag Cache

著者 (3件)： Tripathy Shivani (Indian Institute of Technology Bhubaneswar) ,  Sahoo Debiprasanna (Indian Institute of Technology Bhubaneswar) ,  Satpathy Manoranjan (Indian Institute of Technology Bhubaneswar)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CASES  ページ： 1-3  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 新しい3Dスタッキング技術は,CPUの最後のレベルキャッシュとしてDRAMsの使用を可能にした。設計空間探索[1]に向けて,DRAMキャッシュの既存の文献においていくつかの設計が提案されている。ブロックベースとページベースのDRAMキャッシュ間の設計トレードオフに関する議論が続いているが,キャッシュブロック割当ポリシーに関連するDRAMキャッシュの設計空間探索における直交問題について議論する。著者らは,DRAMキャッシュのこの側面を分析する最初の研究であると信じる。データがキャッシュ[2]に満たされるとき,典型的キャッシュアーキテクチャはキャッシュ割当を実行する。このことは,新しいブロックが満たされるまでキャッシュに置き換える必要があるキャッシュブロックが存在することを意味する。キャッシュブロック割当のこのアプローチは,アロカトオンフィルと呼ばれる。この代替案は,ミスがキャッシュ中に発生するとき直ちにブロックを割り当てることであり,それにより既存のブロックを置換する。そのような設計において,キャッシュ位置は,新しいブロックがキャッシュを満たすためにメモリから検索されるまで保存される。これはアロカトオンミス技術と呼ばれる。本研究では,DRAMキャッシュに対するこの設計トレードオフを研究することを意図した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  最適化 ,  三次元 ,  計算機アーキテクチャ ,  *DRAM ,  直交性 ,  *キャッシュメモリ
準シソーラス用語： 設計空間探索 , 【Automatic Indexing@JST】

分類 (3件)： 医用画像処理  (JE04020T) ,  NMR一般  (BM07041R) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： タグ ,  キャッシュ ,  ロック ,  DRAM ,  アクセス ,  最適化