文献

J-GLOBAL ID：201802225373846443   整理番号：18A0442569

65nm CMOSプロセスに基づくDC110GHz連続可変減衰器【Powered by NICT】

DC-110GHz continuous variable attenuator based on 65nm CMOS process

著者 (5件)： Lv Jiamei (Key Laboratory for RF Circuits and Systems, Ministry of Education, Hangzhou Dianzi University, Hangzhou, China) ,  Wen Jincai (Key Laboratory for RF Circuits and Systems, Ministry of Education, Hangzhou Dianzi University, Hangzhou, China) ,  Wang Long (Key Laboratory for RF Circuits and Systems, Ministry of Education, Hangzhou Dianzi University, Hangzhou, China) ,  Zhang Qingping (Key Laboratory for RF Circuits and Systems, Ministry of Education, Hangzhou Dianzi University, Hangzhou, China) ,  Wang Yonghe (Key Laboratory for RF Circuits and Systems, Ministry of Education, Hangzhou Dianzi University, Hangzhou, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： EDAPS  ページ： 1-3  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 広い帯域幅をもつ連続可変減衰器を65nm CMOSプロセスで設計し,作製した。片側三シャントFETを用いたこのπ型は0.13~2.48dBの最小挿入損失と全バンドを横切る良好な整合を示す最先端の性能を実証した。電圧バイアス常に変化が0から1.2Vまで変化すると減衰器は16dB以上の減衰範囲を持つDC110GHzからの連続的な可制御性を示した。測定もリターン損失は10~110GHzの22dB以上を示した。チップサイズは340×280μm~2であり,コア面積は26×109μm~2であった。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電圧 ,  バイアス ,  *可変減衰器 ,  可制御性 ,  *減衰器 ,  *CMOS ,  帯域幅 ,  挿入損
準シソーラス用語： チップサイズ , 【Automatic Indexing@JST】

分類 (2件)： 増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： CMOSプロセス ,  可変減衰器