文献

J-GLOBAL ID：201802226514650582   整理番号：18A0190945

内容アドレス可能メモリのためのマッチングの65nm CMOS素子におけるシングルイベント過渡現象のTCADシミュレーション【Powered by NICT】

TCAD simulation of single-event transients in the 65-nm CMOS element of matching for a content-addressable memory

著者 (2件)： Katunin Yuri V. (Scientific Research Institute of System Analysis, Russian Academy of Sciences, Nakhimovsky pr. 36-1, 117218 Moscow, Russia) ,  Stenin Vladimir Ya. (National Research Nuclear University MEPhI (Moscow Engineering Physics Institute), Kashirskoe sh. 31, 115409 Moscow, Russia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： TELFOR  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 連想メモリのためのSTG DICE細胞に対する整合の論理要素をシミュレートした。要素は二個の同等基トランジスタを含んでいる。65nm CMOS素子のTCADシミュレーションは6トランジスタメモリセルに及ぼす元素と比較して60MeVまで×cm2/mg単核粒子の影響に耐性を示した。二のグループの1つのトランジスタのみによる単一核粒子の飛跡からの電荷収集は細胞の障害状態には至らなかった。マッチングの要素の組合せ論理では単一の核粒子の飛跡に対する20~60MeV×cm2/mgは線エネルギー付与の範囲に登録されたできる短期雑音パルスすることができた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *記憶装置 ,  *マッチング ,  線エネルギー付与 ,  *CMOS ,  トランジスタ ,  *シミュレーション ,  パルス ,  連想メモリ ,  組合せ論 ,  雑音
準シソーラス用語： 電荷収集 ,  飛跡 ,  *TCAD ,  *SET【シングルイベント】 ,  *アドレス , 【Automatic Indexing@JST】

分類 (2件)： 半導体の放射線による構造と物性の変化  (BK16123E) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： アドレス ,  マッチング ,  CMOS素子 ,  シングルイベント過渡現象 ,  TCAD ,  シミュレーション