文献

J-GLOBAL ID：201802227880354807   整理番号：18A0848678

クリティカルパスにおける経路遅延故障を試験するためのタイミング回復アーキテクチャの再利用について【JST・京大機械翻訳】

On the reuse of timing resilient architecture for testing path delay faults in critical paths

著者 (3件)： Kuentzer Felipe A. (Faculty of Informatics, PUCRS University, Av. Ipiranga, 6681, Porto Alegre, Brazil) ,  Juracy Leonardo R. (Faculty of Informatics, PUCRS University, Av. Ipiranga, 6681, Porto Alegre, Brazil) ,  Amory Alexandre M. (Faculty of Informatics, PUCRS University, Av. Ipiranga, 6681, Porto Alegre, Brazil)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： DATE  ページ： 379-384  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： エネルギー効率は,現在の応用のための最も一般的で重要な需要の1つになり,閾値電圧レベル近くで動作するチップの要求を増加させ,プロセス,電圧,温度(PVT)の変動性の影響を不幸に悪化させている。PVT変動に対処する代替解決策は,同期Razorファミリーや非同期Bladeテンプレートのようなタイミング弾力性アーキテクチャであり,タイミング違反から検出し回復するために誤差検出論理(EDL)に依存する。一方では,タイミング弾力性アーキテクチャの使用は,単純なパスの問題ではなく,テストを失敗させるので,経路遅延試験をより困難にする。一方,Bladeのようなタイミング弾力アーキテクチャは,クリティカルパスの低コストオンライン遅延試験を設計する機会を提示することを示した。結果は,32ビットMIPS CPUと暗号コアに関する機能試験を用いて,面積オーバーヘッドと故障カバレージを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 電圧 ,  *再利用 ,  エネルギー効率 ,  *クリニカルパス ,  弾性 ,  誤り検出 ,  *計算機アーキテクチャ ,  暗号
準シソーラス用語： 故障カバレッジ ,  オーバヘッド ,  MIPS ,  オンライン ,  閾値電圧 ,  *遅延故障 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (6件)： クリティカルパス ,  経路 ,  遅延故障 ,  試験 ,  回復 ,  アーキテクチャ