文献

J-GLOBAL ID：201802228235125499   整理番号：18A0079309

グラフィックスプロセッサのための16nm FinFETプロセスにおける超高密度擬似デュアルポートSRAM【Powered by NICT】

An ultra high density pseudo dual-port SRAM in 16nm FINFET process for graphics processors

著者 (5件)： Nautiyal Vivek (ARM Inc. San Jose, CA, USA) ,  Singla Gaurav (ARM Inc. San Jose, CA, USA) ,  Gupta Lalit (ARM Inc. San Jose, CA, USA) ,  Dwivedi Sagar (ARM Inc. San Jose, CA, USA) ,  Kinkade Martin (ARM Inc. San Jose, CA, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SOCC  ページ： 12-17  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近年,グラフィック,オーディオ,ビデオ定義は複雑なアルゴリズムとビデオ処理技術の著しい進歩により改善された。これらの技術は,それらの複雑な計算能力のために不均一とマルチコアプロセッサを必要とする。マルチコアプロセッサは,有意なデータ転送を必要とするため,二重ポートメモリがCPUの必須成分となっている。しかし二重ポートメモリは面積増加と漏れのコストがかかる。本論文では,超高密度デュアルポートSRAM(RADPUHD)アーキテクチャは,面積と漏れ課題を検討し提案した。は16nm技術で設計し,作製した。本論文では,二重ポートSRAMの機能性を達成するため,面積効率を改善するための単一ポートビットセルの使用を提示した。全フリップフロップの代わりにポートB信号のためのラッチの使用は,面積を減少させた。提案した設計は,6TシングルポートSRAM周辺bolt-onラッパーである。この設計は,8.1Mb/mm2チップ面積の記憶密度を達成し,16nmで作製した8TデュアルポートSRAMと比較した場合,53%の面積節約と約60%漏れ節約を達成した。シリコンの結果は,提案した回路は520mVの最小動作電圧まで機能することを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 双安定回路 ,  *SRAM ,  データ転送 ,  録画装置 ,  アルゴリズム ,  オーディオ機器 ,  ケイ素 ,  計算機アーキテクチャ ,  *ポート
準シソーラス用語： チップ面積 ,  面積効率 ,  マルチコアプロセッサ ,  *高密度 ,  *FinFET ,  *GPU【プロセッサ】 , 【Automatic Indexing@JST】

分類 (4件)： ディジタル計算機方式一般  (JC02010O) ,  数値計算  (JE02000J) ,  専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： グラフィックスプロセッサ ,  FinFET ,  プロセス ,  高密度 ,  擬似 ,  デュアル ,  ポート ,  SRAM