文献

J-GLOBAL ID：201802228259224024   整理番号：18A1255622

41Wの待機電力を持つ0.2V 32kb 10T SRAM【JST・京大機械翻訳】

A 0.2 V 32-Kb 10T SRAM With 41 nW Standby Power for IoT Applications

著者 (2件)： Chien Yung-Chen (Department of Electrical Engineering, National Chung-Cheng University, Chiayi, Taiwan) ,  Wang Jinn-Shyan (Department of Electrical Engineering, National Chung-Cheng University, Chiayi, Taiwan)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 65  号： 8  ページ： 2443-2454  発行年： 2018年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,ブースト回路を用いずに,サブ閾値電圧でのロバストな動作のための新しい10トランジスタ(10T)ビットセルを提案した。提案したビットセルの特徴を含む。1)差動予放電ビット線と,妨害に耐えるための一対の分離アクセスポート;2)書込み支援のための基礎ラッチ;3)半選択擾乱に対抗するための予備的な足。そして,4)漏れと電力の両方を低減するための高度に積層したプルダウン構造。提案した10Tビットセルで構成したビットインタリーブSRAMマクロを28nm CMOSで製作した。電力消費は,0.25Vで30kHzアクセスで90nW,0.20Vで41nWと測定され,その漏れは最先端の設計より31%優れている。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ロバスト性 ,  CMOS ,  電圧 ,  *SRAM ,  *電力 ,  トランジスタ ,  電力消費 ,  放電
準シソーラス用語： ビット線 ,  サブ閾値 ,  *待機電力 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： 待機電力 ,  SRAM