文献

J-GLOBAL ID：201802229192056538   整理番号：18A2040638

Hydra 65nm CMOSにおける実時間エッジを意識した透磁率フィルタリングのための加速器【JST・京大機械翻訳】

Hydra: An Accelerator for Real-Time Edge-Aware Permeability Filtering in 65nm CMOS

著者 (7件)： Eggimann M. (Integrated Systems Lab IIS, ETH Zurich, Zurich,Switzerland) ,  Gloor C. (Integrated Systems Lab IIS, ETH Zurich, Zurich,Switzerland) ,  Scheidegger F. (Integrated Systems Lab IIS, ETH Zurich, Zurich,Switzerland) ,  Cavigelli L. (Integrated Systems Lab IIS, ETH Zurich, Zurich,Switzerland) ,  Schaffner M. (Integrated Systems Lab IIS, ETH Zurich, Zurich,Switzerland) ,  Smolic A. (Trinity College, Dublin,Ireland) ,  Benini L. (Integrated Systems Lab IIS, ETH Zurich, Zurich,Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISCAS  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 多くの現代のビデオ処理パイプラインは,エッジ認識(EA)フィルタリング法に依存している。しかしながら,最近の高品質な方法は,それらの計算負荷のために埋め込まれたハードウェア上でリアルタイムに実行することが困難である。この目的のために,高品質EA法の面積効率的でリアルタイムのハードウェア実装を提案した。特に,著者らは,高ダイナミックレンジ(HDR)トーンマッピング,視差およびオプティカルフロー推定の領域において,有望な品質および性能を提供する最近提案された透過率フィルタ(PF)に焦点を合わせた。低いオンチップメモリ要求を持つPFのタイル化された変種を実装し,著しく減少した外部メモリ帯域幅(6.4・.r.t,非タイル化PF)を実装する効率的なハードウェア加速器を示した。この設計は65nm CMOS技術でテープ化され,24.8Hzで720pグレースケールビデオをフィルタでき,6.7GFLOPS/mm2の高い計算密度(同じ技術ノードにスケールされた場合に埋め込まれたGPUより12倍高い)を達成した。低面積と帯域幅要求は,シリコン面積予算が制約され,外部メモリが典型的に大量に競合する資源であるシステムオンチップ(SoC)への集積化に非常に適している。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 録画装置 ,  品質 ,  外部記憶装置 ,  *フィルタ ,  ハードウェア ,  *フィルタリング ,  帯域幅 ,  透過率 ,  視差 ,  オプティカルフロー ,  *加速器 ,  *透磁率 ,  グレースケール ,  ケイ素 ,  *CMOS

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (8件)： Hydra ,  CMOS ,  実時間 ,  エッジ ,  意識 ,  透磁率 ,  フィルタリング ,  加速器