文献

J-GLOBAL ID：201802229890667511   整理番号：18A0973721

2D対3D NAND技術:信頼性ベンチマーク【JST・京大機械翻訳】

2D vs 3D NAND technology: Reliability benchmark

著者 (2件)： Righetti Niccolo (NAND Technology Development, Micron Technology, Inc., Boise, USA) ,  Puzzilli Giuseppina (NAND Technology Development, Micron Technology, Inc., Boise, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IIRW  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,3D NAND技術の重要な信頼性特性を議論し,2D NAND対応特徴と比較した。3D NANDは,セルサイズの増加とセル間距離のために,固有セル閾値電圧(V_T)分布幅の50%までの改善を達成できることを示した。2つの3D NAND特異的信頼性側面を詳細に検討した。3D NANDアレイにおけるポリシリコンチャネルの存在は,温度関連セル電流と閾値電圧変動を引き起こす。また,アレイ(CuA)アーキテクチャの下のCMOSは,アレイ信頼性性能に影響を与えないように適切に設計し,最適化しなければならないGIDL-Assisted Erase技術の導入を必要とする。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  CMOS ,  *ベンチマーク ,  *三次元 ,  *二次元 ,  電流 ,  計算機アーキテクチャ ,  *信頼性
準シソーラス用語： 閾値電圧 ,  セルサイズ ,  *NAND , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 2D ,  3D ,  NAND ,  ベンチマーク