文献

J-GLOBAL ID：201802230218131831   整理番号：18A0348508

低電力のためのバッファ付きクロックツリーの境界最適化【Powered by NICT】

Boundary optimization of buffered clock trees for low power

著者 (2件)： Kim Joohan (Department of Electrical and Computer Engineering, Seoul National University, Korea) ,  Kim Taewhan (Department of Electrical and Computer Engineering, Seoul National University, Korea)
資料名： Integration. the VLSI Journal  (Integration. the VLSI Journal)
巻： 56  ページ： 86-95  発行年： 2017年 
JST資料番号： H0891A  ISSN： 0167-9260  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： バッファクロックツリーの境界,設計自動化におけるまだ解決されていないを最適化する新しい問題を解決する。正確に,フリップフロップを駆動する直接時計細胞は必ずしもバッファすべきではないことを示したい。フリップフロップの内部構造を考慮して,著者らはライブラリーから細胞実装のための緩衝液またはインバータの選択の自由度を持つことができる。これは実際に二インバータ,運転緩衝液中および他の各フリップフロップを相殺し,クロック木,フリップフロップを含む電力消費を低減する。運転緩衝液とフリップフロップをCo最適化クロックツリーの境界でクロック電力を低減するための可能性を調べるためにこの考えを一般化し,低電力のためのクロック木境界の効果的な四段階合成アルゴリズムを提案した。ベンチマーク回路に提案手法を適用することにより,クロック電力タイミング違反なしに平均4.45%~6.33%減少させることができることを観察した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： *クロック ,  双安定回路 ,  内部構造 ,  自動設計 ,  *電力 ,  電力消費 ,  自由度 ,  アルゴリズム ,  *最適化
準シソーラス用語： ベンチマーク回路 ,  *クロックツリー ,  *低電力化 , 【Automatic Indexing@JST】

著者キーワード (4件)： クロックツリー合成 ,  バッファ付きクロックツリー ,  低電力 ,  配置後最適化

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 低電力 ,  バッファ ,  クロックツリー ,  境界 ,  最適化