文献

J-GLOBAL ID：201802231573555738   整理番号：18A0200944

IoT時代のための共鳴クロック駆動回路設計の検証【Powered by NICT】

A verification of resonant clock driver design for the IoT era

著者 (3件)： Takahashi Yasuhiro (Dept. of Electrical, Electronic and Computer Eng., Faculty of Eng., Gifu University, 1-1 Yanagido, Gifu-shi, 501-1193, Japan) ,  Sekine Toshikazu (Dept. of Electrical, Electronic and Computer Eng., Faculty of Eng., Gifu University, 1-1 Yanagido, Gifu-shi, 501-1193, Japan) ,  Yokoyama Michio (Graduate School of Science and Engineering, Yamagata University, 4-3-16 Jonan, Yonezawa-shi, 992-8510, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IMPACT  ページ： 268-270  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,低電力/低電圧LSIのための共鳴クロックドライバをシミュレートした。過去10年間,GHz領域で動作するいくつかの高速LSI試験チップは,様々な共振クロッキング実装のを示したが,低周波範囲で少数の試験が報告されている。SPICEシミュレーションによりIoTデバイスのための低動作周波数共振クロック駆動回路の動作を報告した。シミュレーションの結果から,最終段階におけるMOSのアスペクト比(W/L)は,クロック波形を決定する重要な幾何学的因子であることを見出した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速度 ,  LF【周波数】 ,  *共鳴 ,  シミュレーション ,  *クロック ,  アスペクト比 ,  *駆動回路 ,  LSI【IC】 ,  共振
準シソーラス用語： 動作周波数 ,  クロッキング ,  LSI試験 ,  低電圧 ,  低電力化 ,  *モノのインターネット , 【Automatic Indexing@JST】

分類 (2件)： トランジスタ  (NC03070N) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (6件)： IoT ,  共鳴 ,  クロック ,  駆動回路 ,  設計 ,  検証