文献
J-GLOBAL ID:201802232221564893   整理番号:18A1493562

大容量半導体モジュールの配線インダクタンスを用いた電流検出回路の開発

Development of Current Detecting Circuit with Wiring Inductance of Power Semiconductor Module
著者 (4件):
資料名:
巻: 138  号:ページ: 676-683(J-STAGE)  発行年: 2018年 
JST資料番号: X0451A  ISSN: 0913-6339  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高電圧・大容量電力半導体モジュールは,ゲート駆動用のセンス-エミッタ端子とエミッタ端子を有している。センス-エミッタ端子とエミッタ端子間に寄生配線インダクタンスが存在する。電流がモジュールを通して流れると,誘導電圧(モジュール電流の微分値)が発生する。本研究では,誘導電圧を積分することにより,モジュールを流れる電流を検出する回路を開発した。積分器には積分誤差問題がある。通電中の積分器の出力を低減する方法を採用することによってこの問題を解決できることを確認した。さらに,配線インダクタンス中に抵抗が存在する。これは金属-酸化物-半導体電界効果トランジスタ(MOSFET)を用いて解決できることを示した。最後に,3300V/450A IGBTモジュールを用いて実験を行った。実験結果により,提案の回路が電力半導体モジュールを通る短絡電流のような電流と異常電流を検出できることを確認した。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
電子回路一般 
引用文献 (14件):
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る