文献

J-GLOBAL ID：201802235603372838   整理番号：18A1303300

二項級数に基づく単一クロック平方根アルゴリズムとそのFPGA実装【JST・京大機械翻訳】

Single clock square root algorithm based on binomial series and its FPGA implementation

著者 (7件)： Bagala Tomas (Institute of Electronics and Photonics, Slovak University of Technology, Bratislava, Slovakia) ,  Fibich Adam (Institute of Electronics and Photonics, Slovak University of Technology, Bratislava, Slovakia) ,  Hagara Miroslav (Institute of Electronics and Photonics, Slovak University of Technology, Bratislava, Slovakia) ,  Kubinec Peter (Institute of Electronics and Photonics, Slovak University of Technology, Bratislava, Slovakia) ,  Ondracek Oldrich (Institute of Electronics and Photonics, Slovak University of Technology, Bratislava, Slovakia) ,  Stofanik Vladimir (Institute of Electronics and Photonics, Slovak University of Technology, Bratislava, Slovakia) ,  Stojanovic Radovan (Faculty of Electrical Engineering, University of Montenegro, Podgorica, Montenegro)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： MECO  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 信号処理は,今日,しばしば議論されている。ディジタル信号プロセッサ(DSP)またはフィールドプログラマブルゲートアレイ(FPGA)は,高速でデータを処理することができる。加算,減算,乗算,分割または平方根のような演算は,DSPとFPGAにおいてしばしば使用される。FPGAに関する平方根計算のためのいくつかのアルゴリズムを,過去数年に設計した。本論文では,FPGAに適用可能な単一クロック平方根アルゴリズムの提案について述べた。このアルゴリズムは,任意のビット数に対して一般的に定式化される。16ビットの二値数に対するシミュレーションと実験により,得られた結果が最近接整数に対して丸い平方根値に等しいことを確認した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 信号処理 ,  高速度 ,  乗算 ,  *FPGA ,  減算 ,  *クロック ,  ディジタル信号プロセッサ ,  *アルゴリズム ,  定式化
準シソーラス用語： FPGA実装 , 【Automatic Indexing@JST】

分類 (3件)： 専用演算制御装置  (JC04030Y) ,  集積回路一般  (NC03161C) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 級数 ,  クロック ,  平方根 ,  アルゴリズム ,  FPGA実装