文献

J-GLOBAL ID：201802236110489958   整理番号：18A1859966

マイクロエレクトロニクス回路とシステムのためのサージ対ディジタル変換器によるサージ保護設計【JST・京大機械翻訳】

Surge protection design with surge-to-digital converter for microelectronic circuits and systems

著者 (2件)： Chen Wen-Chieh (Institute of Electronics, National Chiao-Tung University, Hsinchu, Taiwan) ,  Ker Ming-Dou (Institute of Electronics, National Chiao-Tung University, Hsinchu, Taiwan)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 88-90  ページ： 2-5  発行年： 2018年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： より柔軟な応用を有するマイクロエレクトロニクス製品のためのサージ保護を提供するために,サージ保護設計を提案した。提案したサージ-ディジタル変換器は,サージイベントの電圧レベルを分類することにより,サージイベントの発生をディジタル出力コードに移すことができる。それは,マイクロエレクトロニクスシステムの安定性改善を達成して,望ましくないパワーオンリセット動作,冗長な電力消費,または予想外のソフトエラーを避けるために使用することができる。このサージ-ディジタル変換器により,25Vのサージ試験に対するサージ保護設計は,V_DDのピーク電圧を22.2Vから5.6Vにクランプすることができる。提案したコンバータを0.18μm CMOSプロセスで検証した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電力消費 ,  冗長性 ,  *マイクロエレクトロニクス ,  *ディジタル方式 ,  CMOS ,  クランプ ,  I動作 ,  電圧 ,  *変換器 ,  ソフトエラー
準シソーラス用語： 電圧レベル ,  *サージ保護 , 【Automatic Indexing@JST】

著者キーワード (5件)： 電気的過ストレス(EOS) ,  サージ ,  サージ検出 ,  サージ対ディジタル変換器 ,  サージ防護

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (4件)： マイクロエレクトロニクス ,  ディジタル ,  変換器 ,  設計