文献
J-GLOBAL ID:201802236540099137   整理番号:18A1806757

FPGAにおける過渡電圧変動の実験的評価と解析【JST・京大機械翻訳】

An Experimental Evaluation and Analysis of Transient Voltage Fluctuations in FPGAs
著者 (4件):
資料名:
巻: 26  号: 10  ページ: 1817-1830  発行年: 2018年 
JST資料番号: W0516A  ISSN: 1063-8210  CODEN: ITCOB4  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
最近の技術スケーリング傾向と増加した回路複雑性のために,プロセスと実行時間可変性は正しい回路操作のための主要な脅威になっている。これらの中で,過渡電圧変動が最も重要な問題であると思われ,コストの増加において,タイミングマージンの最大成分を占める。種々の設計と作業負荷パラメータは電圧変動に影響を及ぼすので,効率的な対策とマージンを設計するためには完全に理解する必要がある。フィールドプログラマブルゲートアレイは,アプリケーション特有集積回路よりも低コストでそのような実験をより制御することにより,この解析のために予定されている。さらに,それらは,マッピングツールに組み込まれた過剰および過剰悲観的タイミングマージンによってのみ扱われる,同じ問題を高度に被っている。本論文では,過渡電圧変動により引き起こされる遅延変化を観測するのに適切な,構成可能な論理におけるセンサを実装し,較正した。異なる作業負荷特性によるタイミングマージンの時間的および空間的変化を評価するために,チップ上に複数の位置でそれらを置いた。さらに,種々の作業負荷の空間的および時間的相互依存性を解析し,電圧降下に及ぼすそれらの複合効果を調べた。この解析は,応用マッピングと作業負荷スケジューリングのための設計者への有用な洞察を提供する。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る