文献

J-GLOBAL ID：201802240310987811   整理番号：18A0265850

二重ゲート(DG)p n i n TFETのドレイン電流モデル:運転の反転領域への蓄積【Powered by NICT】

Drain Current Model for Double Gate (DG) p-n-i-n TFET: Accumulation to Inversion Region of Operation

著者 (4件)： Upasana (Semiconductor Device Research Laboratory, Department of Electronic Science, University of Delhi South Campus, New Delhi 110021, India) ,  Narang Rakhi (Department of Electronics, Sri Venkateswara College, University of Delhi, New Delhi 110021, India) ,  Saxena Manoj (Department of Electronics, Deen Dayal Upadhyaya College, University of Delhi, New Delhi 110078, India) ,  Gupta Mridula (Semiconductor Device Research Laboratory, Department of Electronic Science, University of Delhi South Campus, New Delhi 110021, India)
資料名： Superlattices and Microstructures  (Superlattices and Microstructures)
巻： 104  ページ： 78-92  発行年： 2017年 
JST資料番号： D0600B  ISSN： 0749-6036  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 本論文では,ドレイン電流モデルはLambertのW関数を用いた二重ゲート(DG)p ni nトンネルFET(TFET)のために調製された。モデルは全動作範囲で準Fermi準位,ゲートしきい値電圧(V_TG),開始電圧(V_Gonset)とトンネリング障壁幅(TBW)に及ぼす移動電荷,ゲート誘電体厚さ(t_ox)とチャネル厚さ(t_si)の影響すなわち反転状態に蓄積含んでいる。チャネル,2-Dチャネル電位,電場,エネルギーバンドプロフィルとトンネリング障壁幅(TBW)依存ドレイン電流の中心で有効ポテンシャル(φ_effective)のような重要な静電的及び電気的パラメータをモデル化した。さらに,異なる動作領域におけるゲートおよびドレインバイアス制御可能性も様々な酸化物厚さ(t_ox),チャネル厚さ(t_si),固有チャネル長(L_int)により,種々の温度で研究した。相互コンダクタンス(g_m),ドレインコンダクタンス(g_d),出力抵抗(R_out),初期電圧(V_EA)のようなアナログ回路性能に必要な重要なFOMもATLASデバイスシミュレーションソフトウェアを用いて評価し,検証した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： *チャネル ,  電位 ,  電圧 ,  トンネル効果 ,  ゲート絶縁膜 ,  電場 ,  電荷 ,  アナログ回路 ,  相互コンダクタンス ,  モデリング
準シソーラス用語： チャネル長 ,  閾値電圧 ,  *ドレイン電流 ,  *トンネル電界効果トランジスタ ,  *二重ゲート , 【Automatic Indexing@JST】

著者キーワード (5件)： 蓄積状態 ,  反転状態 ,  LambertのW関数 ,  トンネルFET ,  トンネル障壁幅

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： 二重ゲート ,  dG ,  TFET ,  ドレイン電流 ,  モデル ,  反転 ,  蓄積