抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
集積回路におけるハードウェアTrojansの存在の脅威は,システムオンチップ(SoC)設計産業と軍事/防衛組織における主要な関心事になっている。現在の研究努力において,ハードウェアTrojansを検出し,活性化する有効な方法を見出すことに重点を置いている。しかしながら,最先端のアプローチは完全性とスケーラビリティの欠如を被っている。さらに,既存の方法のほとんどは,潜在的に隠されたTrojanを活性化するための効率的な試験を生成することができない。本論文では,大規模逐次設計で隠された悪意のある機能を活性化できる効果的なテスト生成手法を提案した。自動テストパターン生成(ATPG)はフルスキャン設計によく機能するが,モデル検査はスキャンチェーンのない論理ブロックに適している。オーバーヘッドの考慮により,部分走査チェーン挿入は今日標準的な実践である。残念ながら,ATPGもモデル検査も部分走査設計に適していない。提案したハードウェアTrojan検出技術は,ATPGとモデル検査アプローチの組合せを利用する。これらの技術の一つを用いて,元の設計を実行する共通の落とし穴を避けるために,走査要素上の非走査要素とATPGの部分集合に関するモデル検査を用いた。実験結果は,Trust-HUBベンチマーク上のTrojansを検出するために提案した手法により生成したテストの有効性を実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】