文献

J-GLOBAL ID：201802243750648898   整理番号：18A0163766

HVDCグリッド応用のためのモジュラーマルチレベルコンバータのマルチレート実時間シミュレーション【Powered by NICT】

Multi-rate real-time simulation of modular multilevel converter for HVDC grids application

著者 (7件)： Zhai Xuebing (Global Energy Interconnection, Research Institute, State Grid China, Beijing, China) ,  Lin Chang (Global Energy Interconnection, Research Institute, State Grid China, Beijing, China) ,  Gregoire Luc-Andre (OPAL-RT Technologies, Montreal, Canada) ,  Wang Weihua (OPAL-RT Technologies, Montreal, Canada) ,  Li Wei (OPAL-RT Technologies, Montreal, Canada) ,  Zhang Fei (Department of ECE, McGill University, Montreal, Canada) ,  Joos Geza (Department of ECE, McGill University, Montreal, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IECON  ページ： 1325-1330  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチレート(MR)シミュレーションには大小時間制約を含むシステムが必要である。MMCの伝統的なMR実時間シミュレーションでは,MMC弁は,小さな時間ステップを持つFPGAに実装し,残りの部分はそれとは大きな時間ステップを用いた中央演算処理装置(CPU)上に実装した。二MMC端末の完全FPGAベースMRリアルタイムシミュレーションを提示した。FPGAであるstublineにより分離し,並列にシミュレートした。各FPGAは一つのMMC端末を用いた割り当てられており,その時間ステップが柔軟に選ぶことができる。分離FPGAには自分自身のモデル,それらの間のシンクロなしstublineによる通信のみを用いた非同期的に実行できる。多端子-HVDC(高電圧直流送電グリッドのリアルタイムシミュレーションを容易に達成することができ,一方シミュレーションの精度も保証されている。提案された方法論のリアルタイムシミュレーション結果を提示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： FPGA ,  送電 ,  *シミュレーション ,  端末装置 ,  中央処理装置 ,  モデル
準シソーラス用語： 時間ステップ ,  時間制約 ,  *リアルタイムシミュレーション ,  *マルチレート ,  *HVDC , 【Automatic Indexing@JST】

分類 (1件)： 電力変換器  (NB08030B)

タイトルに関連する用語 (6件)： HVDC ,  グリッド ,  応用 ,  モジュラーマルチレベルコンバータ ,  マルチレート ,  実時間シミュレーション