文献

J-GLOBAL ID：201802245802705108   整理番号：18A0589319

MEMSパッケージング技術のためのTSVメタライゼーションの研究【Powered by NICT】

Investigation of TSV metallization for MEMS packaging technology

著者 (4件)： Burakov Mikhail M. (Institute of Nano-MicroSystem Technology, National Research University of Electronic Technology (MIET), Zelenograd, Moscow, Russian Federation) ,  Vertyanov Denis V. (Institute of Nano-MicroSystem Technology, National Research University of Electronic Technology (MIET), Zelenograd, Moscow, Russian Federation) ,  Boyko Anton N. (Institute of Nano-MicroSystem Technology, National Research University of Electronic Technology (MIET), Zelenograd, Moscow, Russian Federation) ,  Sosnovsky Aleksandr V. (Institute of Nano-MicroSystem Technology, National Research University of Electronic Technology (MIET), Zelenograd, Moscow, Russian Federation)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ELCONRUS  ページ： 1599-1603  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 300μm厚さのシリコン基板における直径40~100μmの金属被覆ホールを得ることの結果を示した。の不動態化とエッチングステップ(Boschプロセス)の反復サイクルを用いた深いプラズマ化学エッチング法はホール形成のために使用した。シリコン熱酸化法を用いて,誘電体層を形成した。メタライゼーションをマグネトロンスパッタリングの組み合わせを行い,電気化学的析出方法,50μmクロムサブ層と銅層をマグネトロンスパッタリングにより堆積した。銅導電層を電着によって拡大した。マグネトロンスパッタリングと電着のこのような組合せは,銅層及び製作再現性とホールの最良の充填を確実にした。正孔端に面取りは相互接続の金属充填と適切な特性のための強化された条件を提供することを示した。開発した技術は3D集積化,MEMS実装技術とシリコンインターポーザの作製に利用できる。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *包装技法 ,  ケイ素 ,  *MEMS ,  銅 ,  再現性 ,  不動態化 ,  相互接続 ,  エッチング ,  *メタライゼーション ,  電着 ,  マグネトロンスパッタリング ,  熱酸化 ,  誘電体
準シソーラス用語： 三次元集積化 ,  シリコンウエハ , 【Automatic Indexing@JST】

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： MEMS ,  パッケージング技術 ,  TSV ,  メタライゼーション ,  研究