文献
J-GLOBAL ID:201802246122490136   整理番号:18A1806783

電圧スケーラブル設計におけるホールドタイミング回復性のための包括的確率設計法【JST・京大機械翻訳】

A Comprehensive Stochastic Design Methodology for Hold-Timing Resiliency in Voltage-Scalable Design
著者 (4件):
資料名:
巻: 26  号: 10  ページ: 2118-2131  発行年: 2018年 
JST資料番号: W0516A  ISSN: 1063-8210  CODEN: ITCOB4  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
超低エネルギー消費と高性能の間の異なる要求を満たすために,集積回路は,タイミング違反に対する弾力性が鍵となる必要条件である広い範囲の供給電圧を通して作動するように設計されている。残念ながら,より高い性能のためのセットアップタイミング公差に焦点を合わせた従来のタイミング解析は,異なる電圧にわたって効率的にホールド違反をモデル化することができない。本論文では,保持マージンを保証するための計算的に効率的な方法論の完全な流れを提案した。これは,例えば,低電力デバイス,例えば,インターネット間デバイスにとって重要である。従来の静的タイミング解析と最も可能性のある点(MPP)理論の両方を活用して,著者らは,高価なモンテカルロシミュレーションを除去する電圧を横切る新しいホールタイミング閉鎖方法論を開発した。MPPの位置決めの効率を改善するために,時間のかかる反復探索を除去する近似の集合を用いる新しいMPP探索法を提案した。回路動作の非線形挙動の組込みや相関係数モデリングのようないくつかの新しいモデリング技術も,本論文で提案し,設計の精度を大幅に改善した。提案したモデリング技術により,提案した変動認識タイミング弾力性フリップフロップを備えた新しい保持力のある設計技術を開発した。提案した設計技術は,高電圧での低電圧とその関連する性能劣化における過剰なホールド固定動作を除去するが,従来の設計閉鎖フローと互換性がある。電圧拡大可能なディジタル信号プロセッサの設計例を用いて,この技術の可能性を実証した。45nm技術における結果は,従来のディジタル設計技術と比較して,200以上の保持バッファ,23%の高電圧での性能改善,7%の面積節約が達成されることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る