文献

J-GLOBAL ID：201802251887605194   整理番号：18A0190628

ゲートailとトライゲートチャネル垂直型FETの寄生容量と性能の解析【Powered by NICT】

Analysis of parasitic capacitance and performance in gate-ail-around and tri-gate channel vertical FET

著者 (3件)： Seo Youngsoo (Department of Electrical Engineering and Computer Science, Seoul National University, Gwanak-ro, Gwanak-gu, Seoul 151-742, Republic of Korea) ,  Kang Myounggon (Department of Electronics Engineering, Korea National University of Transportation, Chungju-City, 380-702, South Korea) ,  Shin Hyungcheol (Department of Electrical Engineering and Computer Science, Seoul National University, Gwanak-ro, Gwanak-gu, Seoul 151-742, Republic of Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SNW  ページ： 63-64  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 垂直FET(VFET)の寄生容量を調べた。垂直デバイスは,横方向のデバイスのために,大きく接触ドレイン金属と比較して付加的な寄生容量を持っている。寄生容量は,デバイスの性能を低下させる。本研究では,素子面積の拡大なしに付加的な寄生容量を除去するゲートチャネルVFETを提案した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *漂遊容量

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： ゲート ,  垂直型 ,  FET ,  寄生容量 ,  解析