文献
J-GLOBAL ID:201802254939147757   整理番号:18A1646036

低電力HFO_2ベースの1T_1Rメムリスタ交差棒読み出しシステムのためのバルクによるキャリブレーションオフセット【JST・京大機械翻訳】

Calibration of offset via bulk for low-power HfO2 based 1T1R memristive crossbar read-out system
著者 (8件):
資料名:
巻: 198  ページ: 35-47  発行年: 2018年 
JST資料番号: C0406B  ISSN: 0167-9317  CODEN: MIENEF  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: オランダ (NLD)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
神経形態RRAM回路は,多くの二元メムリスティブ素子が同時に活性化されるとき,典型的に数mAの電流を必要とする。これはこれらのデバイスの低抵抗状態に起因し,電力消費を増加させ,スケーラビリティを制限する。この限界を克服するために,クロスバー線を通して送られた読出し推論パルスの振幅を最小化する方法を調べることが重要である。しかし,このような推論電圧パルスの振幅は読出し回路のオフセット電圧により制限される。本論文では,メムリスタアレイ読み出しシステムのワード線におけるオフセット電圧を補償するための3段較正回路を提案した。提案した較正方式は,抵抗器ラダーのスイッチ可能カスケードにより,入力差動対MOSFETの一つのバルク電圧を調整することに基づいている。これにより,2,3の段階をカスケードすることにより,0.1mV以下の較正電圧ステップを得ることができ,その結果は,不整合,温度,電気雑音および他の製造欠陥によってのみ制限される。このシステムは,130nm CMOS技術の上にHfO_2ベースの二元メムリスティックシナプス素子を用いて構築される。技術コーナー,PVT変動および電気雑音を考慮したLayout抽出シミュレーションを示し,提示した較正方式を検証した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ  ,  固体デバイス製造技術一般 

前のページに戻る