文献

J-GLOBAL ID：201802261406852780   整理番号：18A0182306

可変遅延回路を用いたサイクリック型TDC

A Cyclic TDC using Variable Delay Circuit

著者 (2件)： 稲垣雄志 (青山学院大学 理工学部) ,  松谷康之 (青山学院大学 理工学部)
資料名： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
巻： 138  号： 1  ページ： 10-17(J-STAGE)  発行年： 2018年 
JST資料番号： S0810A  ISSN： 0385-4221  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 可変遅延回路を用いたサイクリック型TDC(Time to Digital Converter)を提案し,シミュレーションによりダイナミックレンジ±18.7ns,分解能9.38ps/LSB,サンプリングレート2MS/sの特性を有することを確認した。可変遅延回路にはMD(Multiple Delay)インバータを用いることにより,TA(TIME Amplifier)を使わずに分解能10ps/LSB以下を実現している。また,回路の遅延時間にオフセットやバラツキが存在する場合でも,キャリブレーションにより,入出力特性の非線形性を改善できることを確認した。

シソーラス用語： *信号変換器 ,  ディジタル計測器 ,  時間測定 ,  *遅延回路 ,  *回路シミュレーション ,  入出力特性
準シソーラス用語： *時間ディジタル変換器 ,  *可変遅延回路

著者キーワード (10件)： TDC ,  サイクリック ,  可変遅延 ,  MDインバータ ,  キャリブレーション ,  Time-to-Digital Converter ,  cyclic ,  variable delay ,  Multiple Delay inverter ,  calibration

分類 (1件)： AD・DA変換回路  (NC05080M)

引用文献 (14件)：

• (1) R. B. Staszewski, K. Muhammad, D. Leipold, C.-M. Hung, Y.-C. Ho, J. L. Wallberg, C. Fernando, K. Maggio, R. Staszewski, T. Jung, J. Koh, S. John, I. Y. Deng, V. Sarda, O. Moreira-Tamayo, V. Mayega, R. Katz, O. Friedman, O. E. Eliezer, E. de-Obaldia, and P. T. Balsara : “All-digital TX frequency synthesizer and discrete-time receiver for Bluetooth radio in 130-nm CMOS”, IEEE Journal of Solid-State Circuits, Vol. 39, No. 12, pp. 2278-2291 (2004)
• (2) K. Karadamoglou, N. P. Paschalidis, E. Sarris, N. Stamatopoulos, G. Kottaras, and V. Paschalidis : “An 11-bit high-resolution and adjustable-range CMOS time-to-digital converter for space science instruments”, IEEE Journal of Solid-State Circuits, Vol. 39, No. 1, pp. 214-222 (2004)
• (3) T. Takahashi, H. Ui, N. Takatori, S. Sanada, T. Hamamoto, H. Nakayama, Y. Moriyama, M. Akahide, T. Ueno, and N. Fukushima : “A digital CDS scheme on fully column-inline TDC architecture for an APS-C format CMOS image sensor”, 2011 Symposium on VLSI Circuits - Digest of Technical Papers, pp. 90-91, Honolulu (2011)
• (4) C. Hwang, P. Chen, and H. Tsao : “A high-precision time-to-digital converter using a two-level conversion scheme”, IEEE Transactions on Nuclear Science, Vol. 51, No. 4, pp. 1349-1352 (2004)
• (5) M. Lee and A. A. Abidi : “A 9 b, 1.25 ps Resolution Coarse-Fine Time-to- Digital Converter in 90 nm CMOS that Amplifies a Time Residue”, IEEE Journal of Solid-State Circuits, Vol. 43, No. 4, pp. 769-777 (2008)

タイトルに関連する用語 (3件)： 可変遅延回路 ,  クリック ,  TDC