文献
J-GLOBAL ID:201802264462331869   整理番号:18A0194176

SiGe BiCMOS技術におけるシングルイベント過渡現象の軽減のための静電放電保護回路技術【Powered by NICT】

An Electrostatic Discharge Protection Circuit Technique for the Mitigation of Single-Event Transients in SiGe BiCMOS Technology
著者 (8件):
資料名:
巻: 65  号:ページ: 426-431  発行年: 2018年 
JST資料番号: C0235A  ISSN: 0018-9499  CODEN: IETNAE  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
130nm SiGe BiCMOS(8馬力)プラットフォームにおけるRF構築ブロックのシングルイベント過渡現象(SET)に及ぼす静電放電(ESD)保護回路の影響を調べた。SET緩和は,ESD保護回路の使用により達成できることを概念立証のために,単極単投(SPST)スイッチは三重井戸nFETを用いて実施した。基板雑音結合抑制のために,P~+,P~-基質(Psub)とN井戸ガードリング構造を適用した。二光子吸収レーザ実験結果によると,ESD保護を用いたSPSTスイッチはRF入力/出力とV_DD ESD端末で最小過渡ピークを示した。これらの結果に基づいて,最適回路性能を維持しながら,SET緩和戦略を提案した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  半導体の放射線による構造と物性の変化 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る