文献

J-GLOBAL ID：201802266298869429   整理番号：18A0859910

CMOSエージングコンパクトモデルのパラメータ抽出のための雑音とRTN除去スマート法【JST・京大機械翻訳】

A noise and RTN-removal smart method for parameters extraction of CMOS aging compact models

著者 (7件)： Diaz-Fortuny Javier (Universitat Auto`noma de Barcelona (UAB), Electronic Engineering Department, REDEC group., Barcelona, Spain) ,  Martin-Martinez Javier (Universitat Auto`noma de Barcelona (UAB), Electronic Engineering Department, REDEC group., Barcelona, Spain) ,  Rodriguez Rosana (Universitat Auto`noma de Barcelona (UAB), Electronic Engineering Department, REDEC group., Barcelona, Spain) ,  Nafria Montserrat (Universitat Auto`noma de Barcelona (UAB), Electronic Engineering Department, REDEC group., Barcelona, Spain) ,  Castro-Lopez Rafael (Instituto de Microelectro ́nica de Sevilla, IMSE-CNM, CSIC and Universidad de Sevilla, Spain) ,  Roca Elisenda (Instituto de Microelectro ́nica de Sevilla, IMSE-CNM, CSIC and Universidad de Sevilla, Spain) ,  Fernandez Francisco V. (Instituto de Microelectro ́nica de Sevilla, IMSE-CNM, CSIC and Universidad de Sevilla, Spain)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： EUROSOI-ULIS  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究は,エージング試験中のナノメータCMOSトランジスタにおける酸化物欠陥に関連する発光時間と閾値電圧シフト(ΔV_th)を統計的に特性化する新しい方法を提示した。この方法は,BTIとHCIエージング回復トレース中の酸化物トラップ放出に関連するV_th降下を同定し,一方,RTNと背景雑音寄与を除去し,データ解析中のアーチファクトを避ける。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： アーチファクト ,  発光 ,  キャラクタリゼーション ,  データ解析 ,  *雑音 ,  酸化物 ,  *CMOS
準シソーラス用語： 背景雑音 ,  閾値電圧シフト ,  ナノメータ ,  *パラメータ抽出 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： CMOS ,  パラメータ抽出 ,  雑音