文献

J-GLOBAL ID：201802266485788948   整理番号：18A1679644

高分解能時間領域反射率測定による短絡故障解析のための2.5Dパッケージモデリング【JST・京大機械翻訳】

2.5D Package Modelling for Short Circuit Failure Analysis by High-Resolution Time-domain Reflectometry

著者 (4件)： Shang Yang (Advantest (Singapore) Pte. Ltd., 8 Admiralty Street #02-08 Admirax, 757438, Singapore) ,  Shinohara Makoto (Advantest Corporation, 48-2 Matsubara, Kamiayashi, Aoba-ku, Sendai, Miyagi, 989-3124, Japan) ,  Qiu Wen (Advanced Micro Devices, 508 Chai Chee Lane, 469032, Singapore) ,  Zee Bernice (Advanced Micro Devices, 508 Chai Chee Lane, 469032, Singapore)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： IPFA  ページ： 1-7  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近,光学サンプリング技術による高分解能時間領域反射測定(TDR)は,2.5D/3Dパッケージチップの故障解析において一般的な方法になっている。ステップ波形を有する従来の電子ベースのTDRシステムと比較して,インパルス波形ベースの高分解能TDRは,大幅に改善された時間領域信号分解能を有するはるかに長い信号時間ウィンドウをスキャンすることができた。しかし,長時間領域信号は通常,回路網における寄生と多重反射の存在により直感的に解釈することが困難である。本研究では,2.5D/3Dパッケージにおける高分解能TDR解析のためのモデリング技法を提案した。短い回路故障を有する2.5Dチップを,実際の故障点のより正確な位置確認により,提案した方法により解析した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *故障解析 ,  *モデリング ,  三次元 ,  ステップ波 ,  多重反射 ,  *故障 ,  位置決め ,  *高分解能
準シソーラス用語： 回路故障 ,  回路網 ,  力積 ,  *時間領域 ,  時間領域反射測定法 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 高分解能 ,  時間領域反射率測定 ,  短絡故障 ,  解析 ,  パッケージ ,  モデリング