文献

J-GLOBAL ID：201802266595634977   整理番号：18A0856144

超低電力のためのロバストなTFET SRAMセル【JST・京大機械翻訳】

Robust TFET SRAM cell for ultra-low power IoT applications

著者 (3件)： Ahmad Sayeed (Department of Electronics Engineering, ZHCET, Aligarh Muslim University, Aligarh 202002, India) ,  Alam Naushad (Department of Electronics Engineering, ZHCET, Aligarh Muslim University, Aligarh 202002, India) ,  Hasan Mohd. (Department of Electronics Engineering, ZHCET, Aligarh Muslim University, Aligarh 202002, India)
資料名： AEUe  (AEUe)
巻： 89  ページ： 70-76  発行年： 2018年 
JST資料番号： A0447A  ISSN： 1434-8411  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： Thing(IoT)センサノードのインターネットのためのロバストな操作による超低電力SRAMの設計は,新しい課題である。本研究では,新しい9T TFETベースSRAMビットセルを提案した。解析とシミュレーション結果により,提案したセルが,静的および動的書込み性能に関して,読み込まれた妨害問題を除去し,最先端の9T TFETビットセルより性能が優れていることを実証した。提案した回路トポロジーは,電力カットオフと書込みの「0」のみの技術を組み込み,書込み性能を向上させる。提案したセルは,1.15×高い書込みマージン(WM)を示し,25%低い書込み遅れ,73%(57%)低い書込み(平均)エネルギー,7%小さい待機漏れ電力を,V_DD=0.3Vで測定した。また,提案したセルは,既存の7Tおよび8T TFETセルと比較して,読出し/書込み性能の著しい改善を示した。著者らの提案したセルは,また,強化されたソフトエラー免疫のために必要なビットインタリービングアーキテクチャに適しているように,半選択妨害問題を除去する。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： インターネット ,  *SRAM ,  ソフトエラー ,  シミュレーション ,  *ロバスト性 ,  *電力
準シソーラス用語： 読出し ,  漏れ電力 ,  書込マージン ,  カットオフ ,  回路トポロジー ,  センサノード ,  モノのインターネット ,  *トンネル電界効果トランジスタ ,  *超低消費電力 , 【Automatic Indexing@JST】

著者キーワード (5件)： SRAM ,  トンネルFET ,  超低電力 ,  iot ,  半選択問題

分類 (3件)： 計算機網  (JC03000K) ,  図形・画像処理一般  (JE04010I) ,  データ保護  (JD01020V)

タイトルに関連する用語 (5件)： 低電力 ,  ロバスト ,  TFET ,  SRAM ,  セル