文献

J-GLOBAL ID：201802267895584542   整理番号：18A0195516

1サイクル補正ペナルティを持つ新しい誤差マスキングフリップフロップ【Powered by NICT】

A new error masking flip-flop with one cycle correction penalty

著者 (4件)： Yong Zhenqiang (State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China) ,  Xiang Xiaoyan (State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China) ,  Chen Chen (State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China) ,  Meng Jianyi (State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ASICON  ページ： 72-75  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ナノメータCMOS技術の下での動的タイミング変動はIC設計のための主要な問題となっている。変動のタイミングマージンを除去するための典型的な方法は,オンラインタイミング誤り検出と訂正(EDC)法を使用することである。しかし,EDC法の大部分はトランジスタ数の大きな量を必要とし,面積オーバヘッドをもたらす。この問題に対処するために,新しい誤差マスキングフリップフロップ(EMFF)を提案した。他の以前の誤り耐性細胞と比較して,提案したEMFFは最小トランジスタ数と自己補正を達成した。EMFFの利点を調べるために,3段階に埋め込まれたCPUは,40nm CMOS技術で実現した。実験結果によれば,EMFF設計は,周波数と電圧変動に耐えることができる。marginedベースラインと比較して,EMFF設計は0.9Vの供給電圧で3.3×性能と1.6×エネルギー効率を達成した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： エネルギー効率 ,  電圧変動 ,  誤り検出 ,  基準線 ,  周波数 ,  *ペナルティ ,  CMOS ,  トランジスタ
準シソーラス用語： 供給電圧 ,  誤り耐性 ,  オーバヘッド ,  集積回路設計 ,  CMOS技術 ,  ナノメータ , 【Automatic Indexing@JST】

分類 (5件)： 増幅回路  (NC05040U) ,  レーザ一般  (BD04030T) ,  音響信号処理  (BB03050C) ,  半導体集積回路  (NC03162T) ,  ディジタルフィルタ  (NC04022Z)

タイトルに関連する用語 (5件)： 1サイクル ,  ペナルティ ,  誤差 ,  マスキング ,  フリップフロップ