文献

J-GLOBAL ID：201802269025968067   整理番号：18A0441177

フラッシュメモリの歩留りと信頼性のための故障認知ページアドレス再マッピング技術【Powered by NICT】

Fault-Aware Page Address Remapping Techniques for Enhancing Yield and Reliability of Flash Memories

著者 (4件)： Lu Shyue-Kung ,  Yu Shu-Chi ,  Hashizume Masaki ,  Yotsuyanagi Hiroyuki
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ATS  ページ： 254-259  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 従来の故障モデルの故障挙動を基に,-安全と0安全な故障形式を本論文で導出した。故障効果をマスクできるようなフラッシュセルの安全値を保存しようとする。マスキング確率を高めるために,データ反転(DI)とページアドレス再マッピング(PAR)技術の両方を提案した。値は,対応する故障フラッシュセルの安全値からderivateならば,DIはプログラムすべきデータビットを補完することを試みた。PARは,データ語の論理への物理的マッピングと故障セルはそれらの安全値でプログラムできるようにバッファを操作する。故障効果の大部分はマスクされたので,著者らが使用したECCの強度や冗長性の導入量を減少させることができる。対応するハードウェアアーキテクチャも開発した。シミュレータは,ハードウェアオーバヘッド,修復率,および信頼性を評価するために開発した。実験結果によれば,これらの測定は,無視できるハードウェアのオーバーヘッドで著しく改善された。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ハードウェア ,  *信頼性 ,  冗長性 ,  *歩留り ,  安全性 ,  シミュレータ ,  *故障 ,  計算機アーキテクチャ ,  マスキング ,  *フラッシュメモリ
準シソーラス用語： オーバヘッド ,  データビット ,  故障モデル , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (7件)： フラッシュメモリ ,  歩留り ,  故障 ,  認知 ,  ページ ,  アドレス ,  マッピング