文献

J-GLOBAL ID：201802270500028483   整理番号：18A2092352

二値化ニューラルネットワークに基づいたハードウェア指向高精度モデルの検討

著者 (11件)： 大羽由華 (北大 大学院情報科学研究科) ,  安藤洸太 (北大 大学院情報科学研究科) ,  廣瀬一俊 (北大 大学院情報科学研究科) ,  植吉晃大 (北大 大学院情報科学研究科) ,  植松瞭太 (北大 大学院情報科学研究科) ,  工藤巧 (北大 大学院情報科学研究科) ,  黒川圭一 (ソシオネクスト) ,  池辺将之 (北大 大学院情報科学研究科) ,  浅井哲也 (北大 大学院情報科学研究科) ,  本村真人 (北大 大学院情報科学研究科) ,  高前田伸也 (北大 大学院情報科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 118  号： 63(RECONF2018 1-18)(Web)  ページ： 21-26 (WEB ONLY)  発行年： 2018年05月17日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,深層学習の発展は著しく,畳み込みニューラルネットワーク(CNN:Convolutional Neural Network)のような高い認識精度を達成する学習モデルが注目を集めている。ニューラルネットワークの重み係数と活性を二値(-1/+1)に制限した二値化ニューラルネットワーク(BNN:Binarized Neural Network)は,データ量の削減と演算の軽量化を可能とし,その専用ハードウェアを構成することで計算の大幅な高速化・効率化を実現した。しかし,二値化時の情報量欠落に起因する認識精度の低下は無視できず,実用的でない。そこで本稿では,より高精度なニューラルネットワークモデルを目指し,従来のBNNをベースとしてデータ量・演算量を大きく増やさずに内部の情報量の欠落を抑えた新たなモデルを提案する。評価の結果,従来のBNNよりも少ない計算量で同等以上の精度を達成可能であることを確認した。(著者抄録)

シソーラス用語： *ニューラルネットワーク ,  精度 ,  機械学習 ,  アルゴリズム ,  計算量 ,  実験 ,  *ハードウェア設計 ,  高精度 ,  畳込みニューラルネットワーク ,  深層学習 ,  評価実験
準シソーラス用語： 二値化ニューラルネットワーク ,  認識精度

分類 (1件)： 人工知能  (JE08000Z)

引用文献 (8件)：

• Courbariaux, M., Hubara, I., Soudry, D., El-Yaniv, R., & Bengio, Y. (2016). Binarized neural networks: Training deep neural networks with weights and activations constrained to+ 1 or-1. arXiv preprint arXiv:1602.02830.
• Ioffe, Sergey, and Christian Szegedy. ′′Batch normalization: Accelerating deep network training by reducing internal covariate shift.′′ International conference on machine learning. 2015.
• Ghasemzadeh, M., Samragh, M., & Koushanfar, F. (2017). ResBinNet: Residual Binary Neural Network. arXiv preprint arXiv:1711.01243.
• Lin, X., Zhao, C., & Pan, W. (2017). Towards Accurate Binary Convolutional Neural Network. In Advances in Neural Information Processing Systems (pp. 344-352).
• K. Ando, K. Ueyoshi, K. Orimo, H. Yonekawa, S. Sato, H. Nakahara, M. Ikebe, T. Asai, S. Takamaeda-Y., T. Kuroda, and M. Motomura, ′′BRein memory: A 13-layer 4.2 K neuron/0.8 M synapse binary/ternary reconfigurable in-memory deep neural network accelerator in 65 nm CMOS,′′ 2017 Symposium on VLSI Circuits, Kyoto, 2017, pp. C24-C25.

タイトルに関連する用語 (4件)： 二値化 ,  ニューラルネットワーク ,  ハードウェア ,  モデル