文献

J-GLOBAL ID：201802271811364468   整理番号：18A1259458

低ゲート電圧でのNMOSFETにおけるTID効果の解析的I-Vモデル【JST・京大機械翻訳】

Analytical I-V model of TID-effect in NMOSFET at low gate voltages

著者 (3件)： Wang Xiangzhan (School of Electronic Science and Engineer, UESTC, Chengdu, China) ,  Gui Zhuanzhuan (School of Electronic Science and Engineer, UESTC, Chengdu, China) ,  Li Jingchun (School of Electronic Science and Engineer, UESTC, Chengdu, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： IWS  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,回路シミュレーションに適した解析モデルを示し,低ゲート電圧下でのLOCOS絶縁によるn-MOSFET漏れ電流に及ぼすTID放射効果を評価した。数値法に固有の電荷とドレイン電流を計算するとき,誘電体領域を多数のセグメントに分割する複雑さを避けるために,ゲート酸化物の等価電荷と界面トラップ,および中間ギャップ分離法の逆利用を提案し,放射下のデバイスドレイン電流をシミュレートした。モデルのシミュレーション結果は実験データと良く一致した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 誘電体 ,  解析モデル ,  LOCOS ,  シミュレーション ,  電荷 ,  漏れ電流 ,  *MOSFET ,  回路シミュレーション
準シソーラス用語： ミッドギャップ ,  界面トラップ ,  ゲート酸化膜 ,  ドレイン電流 ,  *ゲート電圧 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： ゲート電圧 ,  nMOSFET ,  TID ,  解析 ,  モデル