文献
J-GLOBAL ID:201802272236786458   整理番号:18A2040574

半精密浮動小数点フォーマットに優れた検証精度とエネルギー効率を実現するための9ビット専用ハードウェアによる画像分類器深部畳込みニューラルネットワーク訓練【JST・京大機械翻訳】

Image-Classifier Deep Convolutional Neural Network Training by 9-bit Dedicated Hardware to Realize Validation Accuracy and Energy Efficiency Superior to the Half Precision Floating Point Format
著者 (7件):
資料名:
巻: 2018  号: ISCAS  ページ: 1-5  発行年: 2018年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
筆者らは,画像分類器深部畳込みニューラルネットワークを訓練するための9ビット浮動小数点フォーマットを提案した。提案した浮動小数点フォーマットには,5ビットの指数,隠れた最も有意なビット(MSB)を持つ3ビットのmantissa,および符号ビットがある。9ビット浮動小数点フォーマットは,多重集積(MAC)ユニットにおける乗算器のトランジスタ数だけでなく,前方および後方伝搬に対するデータトラフィックと重み更新を低減する。両方の低減は電力効率の良い訓練を実現する。検証精度を維持するために,アキュムレータを内部長ビット長浮動小数点フォーマットで実装し,一方,乗算器は9ビットフォーマットを受け入れた。著者らは,AlexNetの訓練におけるこのフォーマットと,ILSVRC2012データセットによるResNet-50を調べた。訓練した9ビットAlexNetとResNet-50は,16ビット浮動小数点フォーマット訓練よりもそれぞれ1.2%と0.5%優れた検証精度を示した。9ビットMACユニットにおけるトランジスタ数は32ビットカウンターパートと比較して84%低減されると推定される。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般 

前のページに戻る