文献

J-GLOBAL ID：201802272917596749   整理番号：18A1679600

全システムを通した解析による2.5Dおよび3Dパッケージの故障分離【JST・京大機械翻訳】

Fault Isolation of 2.5D and 3D Packages through Analysis Across Entire System

著者 (2件)： Kamoji Rupa (SEG, Synopsys India Pvt. Ltd, Mumbai, India) ,  Oberai Ankush (SEG, Synopsys Inc., Mountain View, California, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： IPFA  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Mooreの法則を超えてトランジスタ充填密度を増加させる必要性と機能性,現実状態管理とより速い接続を拡大する必要性は,システム-パッケージ(SiP),ウエハレベルパッケージング,スルーシリコンビア(TSV),スタックダイパッケージを含む複雑な2.5Dと3Dパッケージ技術を開発するために産業を押した。これらにおける高レベルの機能的統合と複雑なパッケージアーキテクチャは,従来の故障分離(FI)と故障解析(FA)法に対して重要な挑戦をもたらす。産業が利用できる様々なFAツールは,パッケージにおける故障分離のための重要なデータを提供する。非常にしばしば,正確な故障分離のためのシステム全体にわたるツールからパッケージレベルの結果を相関させる必要がある。この方法はシステム全体にわたって得られ,システムにおける各レベルでの解析を行う必要がある。本論文では,正確な故障分離のためのシステムにわたる解析を行うための異なる方法に対する事例研究を示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 事例研究 ,  計算機アーキテクチャ ,  トランジスタ ,  故障解析 ,  *三次元
準シソーラス用語： シリコン貫通ビア ,  ウエハレベルパッケージ ,  システムインパッケージ ,  機能性 ,  充填密度 ,  Mooreの法則 ,  *故障隔離 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 解析 ,  3D ,  パッケージ ,  故障分離