文献

J-GLOBAL ID：201802280073840751   整理番号：18A2037449

FPGAを用いた効率的な巡回冗長性チェック-32の設計【JST・京大機械翻訳】

Design of Efficient Cyclic Redundancy Check-32 using FPGA

著者 (2件)： Abdulnabi Mohamed S. (Computer and Network Engineering, Sudan University of Science and Technology, Khartoum, Sudan) ,  Ahmed Hisham (Electronics Engineering, Sudan University of Science and Technology, Khartoum, Sudan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ICCCEEE  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： データ統合において,周期的冗長チェック(CRC)は誤差検出技術である。CRCは,固定された二値数によってそれを分割することによって,メッセージの二値ビットのグループを処理して,結果としての残りはメッセージに取り付けられるチェック合計である。受信機側において,同じ分割を実行することができて,受信機は送信したチェック合計によって残りを比較することができた。本論文では,フィールドプログラマブルゲートアレイ(FPGA)Virtex-7を用いてEthernetで使用されるCRC32の設計について説明した。設計は,並列にCRC32の計算を実行したルックアップテーブルとスライス-バイ-16アルゴリズムに基づいて構築した。XilinxISEはIDEとして使用し,I-Simはシミュレーションに用いた。得られた処理時間は,低消費電力と低デバイス利用で,1.250nsに等しい。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  ルックアップテーブル ,  誤り検出 ,  加工時間 ,  データ融合 ,  Ethernet ,  *冗長性 ,  受信機 ,  *FPGA
準シソーラス用語： 低電力化 ,  *巡回 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： FPGA ,  巡回 ,  冗長性 ,  チェック ,  設計